JPH01209760A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （り産業上の利用分野 ゛本発明はパワートランジスタの２次降伏耐量を増大し
た半導体装置に関する。

（ロ）従来の技術 トランジスタをエミッタ接地で、フレフタ・エミッタ間
の逆耐圧を増すと２次降伏が生じる。２次降伏の原因は
横方向の熱的不安定性と呼ばれるもので、この横力向の
熱的不安定性により局部的な電流の集中が生じ、トラン
ジスタが破壊される。従ってトランジスタの安全動作領
域（ＡＳＯ）を大きくする対策としては、エミッタを分
割し、分割された夫々のエミッタにエミッタ安定化抵抗
と称される保護抵抗を挿入してエミッタ電流を均等に分
割し、また特定のエミッタに異常電流が流れようとした
場合、上記エミッタ安定化抵抗の電圧降下により負帰還
効果を生せしめて電流の集中を紡ぐことが例えば特公昭
５６−１３３８３号公報に記載されている。

衛士した従来の半導体装置を第４図に示す。同図におい
て、（１）はＮ＋型フレクタコンタクト領域、（２）は
コレクタコンタクト孔、（３）はＰ型ベース領域、（４
）はベースコンタクト孔、（５）はＮ＋型エミッタ領域
、（６）はエミッタコンタクト領域、（７）はエミッタ
コンタクト孔、（８）はエミッタ抵抗領域、（９）はエ
ミッタ抵抗領域（８）によるエミッタ安定化抵抗である
。エミッタ安定化抵抗（９）は通常１〜数Ω前後の値を
有する。

しかしながら、第４図の構造はエミッタコンタクト領域
（６）から隣りのエミッタコンタクト領域（６）までの
ベース領域（３）表面が全く無駄になり、パターン面積
の縮小化が困難である欠点があった。

さらに、エミッタ安定化抵抗（９）の値を大きくすると
当然効率が低下するので、破壊強度が上っても大きな出
力振幅が得られなくなる。一方、エミッタ安定化抵抗（
９）の値を小さくするとエミッタ安定化抵抗（９）が負
の温度係数を有することに起する前記負帰還効果の動作
範囲が狭まってしまう、その為、トランジスタの最適化
設計を行う為には前記エミッタ安定化抵抗（９）の値を
小さく且つエミッタ安定化抵抗（９）自身のばらつきを
極力抑えなければならない。

しかしながら、第４図の構造はエミッタ安定化抵抗領域
（８）とエミッタ領域（５）及びエミッタコンタクト領
域（６）が同一拡散領域である為、エミッタ安定化抵抗
領域（８）の線幅Ｗが変化するとその長さ！まで変化す
る。その為、エミッタ安定化抵抗（９）自身のばらつき
が大きく、十分な保護動作を行わせるにはその値を小さ
くできない欠点があった。

（ハ）発明が解決しようとする課題 本−発明は、上述した従来構造の欠点を解消せんとする
ものであり、スペース効率に優れたエミッタ安定化抵抗
内蔵型の半導体装置を得ることを第１の目的、さらには
トランジスタ効率の低下を抑えると共に２次破壊耐量を
増大した、トランジスタの最適化設計を容易ならしめた
半導体装置を得ることを第２の目的とする。

（ニ）課題を解決するための手段 本発明は上記第１の目的を達成する為、エミッタ領域（
１５）の長手方向とエミッタ安定化抵抗領域（１６）の
長手方向が平行となるように配設することを特徴とする
。また、本発明は上記第２の目的を達成する為、エミッ
タ領域（１５）とエミッタ安定化抵抗領域（１６）を接
続電極（２７）によって接続すると共に、エミッタ安定
化抵抗（１７）の値がエミッタ電極（２２）用の第１の
コンタクトホール（２３）と接続電極（２７）用の第２
のコンタクトホール（２８）との距離で決まるようにし
たことを特徴とする。

（＊）作用 本発明によれば、エミッタ領域（１５）とエミッタ安定
化抵抗領域（１６）とを並列に配設したので、ベース領
域（１４）表面のスペースを有効利用できる。また、エ
ミッタ安定化抵抗（１７）の値が線幅のばらつきによっ
て殆ど変動しないので、エミッタ安定化抵抗（１７）の
精度が高く且つばらつきが少い。その為、常に安定した
負帰還動作を行わしめることができる。

（へ）実施例 以下、本発明を図面を参照しながら詳細に説明する。

第１図及び第２図は夫々本発明による半導体装置を示す
平面図及び第１図のＡＡ線断面図である。同図において
、（１１）はＰ型半導体基板、（１２）は基板（１１）
前面に積層して形成したコレクタとなるＮ型エピタキシ
ャル層、（１３）は基板（１１）表面に形成したＮ１型
の埋込層、（１４）はエピタキシャル層（１２）表面に
形成したＰ型のベース領域、（１５）はベース領域（１
４）の表面に形成したＮ１型のエミッタ領域、（１６）
はエミッタ領域（１５）と同時形成したＮ＋型のエミッ
タ安定化抵抗領域、（１７）はエミッタ安定化抵抗領域
（１６）が形成するエミッタ安定化抵抗、（１８〉はエ
ピタキシャルＮＩ（１２）表面から埋込層（１３）と連
結するＮ＋型のコレクタ低抵抗領域である。また、（１
９）はエピタキシャル！（１２）表面を覆う酸化膜、（
２０）はベース領域（１４）表面にベースコンタクト孔
（２１）を介してオーミックコンタクトするベース電極
、（２２）はエミッタ安定化抵抗領域（１６）の略中夫
に第１のコンタクトホール（２３）を介してオーミック
フンタクトするエミッタ電極、（２４）はコレクタ低抵
抗領域（１８）の表面にコレクタコンタクトホールク２
５〉を介してオーミックフンタクトするコレクタ電極、
（２６）は層間絶縁膜である。

エミッタ領域（１５）はエミッタ安定化抵抗領域（１６
）の両側に２個、長手方向をそろえる様に平行に等間隔
で並べる。エミッタ電極（２２）はエミッタ安定化抵抗
領域（１６）の中心部にオーミックコンタクトし、エミ
ッタ抵抗領域（１６〉に夫々のエミッタ領域（１５）に
対応する２個のエミッタ安定化抵抗（１７）を形成する
。この時、エミッタ領域（１５）の長手方向の長さを２
個分のエミッタ安定化抵抗（１７）の長きに匹敵する長
さとし、エミッタ領域（１５）とエミッタ安定化抵抗領
域（１６）の長さを等しくしておけば、ベース領域（１
４）表面に無駄なスペースを作らずに済む、また、エミ
ッタ領域〈１５）とエミッタ安定化抵抗領域（１６）と
の離間距離が最小線幅で済むので、全体のパターン面積
を縮小できる。

エミッタ領域（１５）は夫々を完全な島状に形成した方
がベース・エミッタ接合長を増大でき、出力を増大する
ことができる。その為、エミッタ安定化抵抗領域（１６
）はエミッタ領域（１５）から離間してベース領域（１
４）表面に形成し、両者を１層目の接続電極（２７）に
よって電気的に接続する。接続電極（２７）はエミッタ
安定化抵抗領域（１６）の端に第２のコンタクトホール
（２８）を介してオーミックコンタクトし、さらにエミ
ッタコンタクト孔（２９）を介してエミッタ領域（１５
）とコンタクトする。こうすることで、エミッタ電極（
２２）が夫々エミッタ安定化抵抗（１７）を介してエミ
ッタ領域（１５）を取出した構造を実現している。

斯る構造によれば、エミッタ領域（１５）とエミッタ安
定化抵抗領域（１６）とが接続電極（２７）によって接
続されるので、エミッタ安定化抵抗（１７）の値は第１
と第２のコンタクトホール（２３）（２８）間のエミッ
タ安定化抵抗領域（１６）で決まることになる。

その為、エミッタ安定化抵抗領域（１６）形成用のフォ
トマスクと第１、第２のコンタクトホール（２３）（２
８）形成用のフォトマスクにマスクずれが生じても、２
個のエミッタ安定化抵抗（１７）はバランスが崩れるこ
とが無い。

また、エミッタ安定化抵抗領域（１６）の線幅を第１と
第２のコンタクトホール（２３）＜２８）の大きさより
太くしておけば、拡散のばらつきによる線幅の変化はエ
ミッタ安定化抵抗（１７）の抵抗値を決定する様々な要
因のうちその長さと幅には影響を与えない。残るはシー
ト抵抗の変化であるが、拡散のばらつきによる不純物濃
度の変化は微々たるものなので、抵抗値の変化は無視で
きるほど小さい。

その為、エミッタ安定化抵抗（１７）の精度が良く、抵
抗値のばらつきが小さいので、左右のエミッタ領域（１
５）を流れるコレクタ電流にアンバランスが生じにくい
トランジスタが得られる。

前記エミッタ安定化抵抗領域（１６）とその両脇のエミ
ッタ領域（１５）とで単位トランジスタ（並）を構成す
る。そしてストライブ状の共通のベース領域（１４）表
面に前記単位トランジスタ（堕）を多数個設け、エミッ
タ電極（２２）が前記多数個の単位トランジスタ（四）
を並列接続して１本の単位トランジスタ、群を構成し、
この単位トランジスタ群を複数本並列に接続することで
高出力トランジスタを形成する。コレクタ電極（２４）
は２層目の配線層を利用してベース領域（１４）両脇の
コレクタ低抵抗領域（１８）表面に延在させ、ベース電
極り２０）は１層目配線層を利用してベース領域（１４
）表面に延在させる。

この様にして高出力トランジスタを構成すれば、エミッ
タ安定化抵抗（１７）自身の精度が優れているので、単
位トランジスタ（隠）に流れるコレクタ′ｆＩＬ流にア
ンバランスが生じる要因のうちエミッタ安定化抵抗（１
７）のばらつきによる要因を極めて小さく抑えることが
できる。その為、エミッタ安定化抵抗（１７）をより高
精度に且つ小さい値に設定し、前記出力トランジスタの
効率を向上できる。

しかも、エミッタ安定化抵抗（１７）の負帰還能力のう
ちの大半が前記ばらつきによって失なわれていないので
、ＡＳＯ破壊耐量を劣化させない。尚、エミッタ安定化
抵抗（１７）の抵抗値を小さくする手法として、エミッ
タ安定化抵抗領域（１６）の長さを短くする他に線幅を
太くすることでも実現できる。

本願において、接続電極（２７）を使用したものは２層
配線構造を用いるとエミッタ電極（２２）の引き廻しが
容易である。その場合、ベース電極（２０）はエミッタ
１極（２２〉やコレクタ電極（２４）とクロスさせる。

これを第３図に示す、同図において、（３０）は単位ト
ランジスタ、（２２）はエミッタ電極、（２４）はコレ
クタ電極、（２０）はベース電極、（１４）はストライ
ブ状のベース領域、（２１）はベース電極（２０）のベ
ースコンタクト孔である。−本のストライブ状ベース領
域（１４）に形成した多数個の単位トランジスタ（並）
はベース領域（１４）と平行に延在したエミッタ電極（
２２）により並列接続されて単位トランジスタ群を形成
し、この単位トランジスタ群を複数本並べて全体のトラ
ンジスタを形成する。ベース電極（２０）は第１図と同
じくエミッタ領域（１５）の延在方向に対し直角の方向
に延在させ、単位トランジスタ（並）と単位トランジス
タ（興〉の間のベース領域（１４）表面にオーミックコ
ンタクトさせる。この様にベース電極（２０）をエミッ
タ電極（２２）とコレクタ電極（２４）に対して直交許
せれば、エミッタ電極（２２）とコレクタ電極（２４）
がベース電極（２０）によって生じた段差と直交するの
で、エミッタ電極（２２）トコレクタ電極（２４）のス
テップガバレージヲｔｉわない。

微細化の為、ベース１極（２０）の線幅は制限を受は易
い。その為、ベース電極（２０）の櫛歯部分（３１）に
接続する単位トランジスタ（興）の数を増すとベース電
極（２０）の電位降下の為に単位トランジスタ（隠）の
動作状態にアンバランスを生じ易い。

ベース電極（２０）の櫛歯部分（３１）を共通接続する
ベース電極（２０）の根幹部〈３２）は比較的容易に線
幅を太くできるので、櫛歯部分（３１）間のアンバラン
スは少い。そこで本願においてベース電極（２ｏ）を直
交させたものは、同じく第３図に示す如く１本のベース
電極（２０）の櫛歯部分（３１）に接続される単位トラ
ンジスタ（仰）の数を１木のエミッタ電極（２２）に接
続される単位トランジスタ（亜）の数より少くすること
によって全体の単位トランジスタ（並）に均一なベース
バイアスを印加することができる。その為、動作状態が
均一化するので一層高出力のパワートランジスタが実現
できる。

以上説明した通り、本願によれば高出力・高耐圧で占有
面積を縮小したパワートランジスタを実現できるので、
このトランジスタを利用して例えば５ＥＰＰ（シングル
・エンデッド・プッシュプル）回路の如き出力段トラン
ジスタを構成し、この回路を組み込んだ半導体装置によ
ってカーステレオやポータプルラジカセの如き音響用電
子機器を構成することにより、より安価で高出力の装置
が実現できる。

（ト）発明の詳細 な説明した如く、本発明によればエミッタ安走化抵抗（
１７）を組み込むことによって２次降伏耐量を増大した
高出力のパワートランジスタが実現できる利点を有する
。また、エミッタ安定化抵抗領域（１６）の配置を考慮
したので占有面積を縮小できる利点を有する。さらにエ
ミッタ安定化抵抗（１７）のばらつきを抑えることによ
って抵抗の値を／Ｊ％さく高精度に設定できるので、ト
ランジスタの効率を向上できる利点を有し、且つベース
電極（２０）の配置を考慮することによって全体的に単
位トランジスタ（和）の動作状態が均一化した、−層高
出力のパワートランジスタが実現できる利点をも有する
。そして本願の半導体装置を利用することにより、安価
で高出力の音響用電子機器を構成できる利点をも有する
。

【図面の簡単な説明】

第１図乃至第３図は夫々本発明を説明する為の平面図、
ＡＡ線断面図及び平面図、第４図は従来例を説明する為
の平面図である。 （１１）はＰ型半導体基板、　（１４）はベース領域、
（１５）はエミッタ領域、（１６）はエミッタ安定化抵
抗領域、　（１７）はエミッタ安定化抵抗、　（２０）
はベース電極、　（２２）はエミッタ電極、　（２３）
とく２８）は夫々第１と第２のコンタクトホール、　（
２７）は接続電極である。

Claims (8)

【特許請求の範囲】
1. （１）ベース領域の表面にエミッタ領域とエミッタ安定
   化抵抗領域とを形成し、エミッタ電極が前記エミッタ安
   定化抵抗領域によるエミッタ安定化抵抗を直列に介して
   前記エミッタ領域を取り出した半導体装置において、前
   記エミッタ電極が前記エミッタ安定化抵抗領域の中央に
   コンタクトして実質的に２個の前記エミッタ安定化抵抗
   を形成し、前記エミッタ領域を前記エミッタ安定化抵抗
   領域の両側の近接した位置に平行に配置したことを特徴
   とする半導体装置。
2. （２）前記エミッタ領域と前記エミッタ安定化抵抗領域
   とを同じ長さで揃えたことを特徴とする請求項第１項に
   記載の半導体装置。
3. （３）前記エミッタ領域と前記エミッタ安定化抵抗領域
   とを接続電極によって電気的に接続したことを特徴とす
   る請求項第１項に記載の半導体装置。
4. （４）前記エミッタ安定化抵抗領域の中央に前記エミッ
   タ電極用の第１のコンタクトホールをその両端部には夫
   々前記接続電極用の第２のコンタクトホールを設け、前
   記エミッタ安定化抵抗の抵抗値が前記第１と第２のコン
   タクトホール間の距離だけで決まるようにしたことを特
   徴とする請求項第３項に記載の半導体装置。
5. （５）前記エミッタ安定化抵抗領域と前記両側のエミッ
   タ領域とで単位トランジスタを構成し、前記エミッタ電
   極が多数個の前記単位トランジスタを並列接続して単位
   トランジスタ群を構成し、この単位トランジスタ群を複
   数本並列接続することにより高出力トランジスタとした
   ことを特徴とする請求項第１、第２、第３又は第４項に
   記載の半導体装置。
6. （６）前記エミッタ電極の延在方向に対して直角にベー
   ス電極を延在させたことを特徴とする請求項第５項に記
   載の半導体装置。
7. （７）１本の前記エミッタ電極に接続される前記単位ト
   ランジスタの数に対して１本の前記ベース電極に接続さ
   れる前記単位トランジスタの数を少くしたことを特徴と
   する請求項第６項に記載の半導体装置。
8. （８）請求項第５、第６又は第７項に記載の高出力トラ
   ンジスタによって出力トランジスタを構成したことを特
   徴とする音響用電子機器。