JPH021165A - プログラマブル半導体セル構成体 - Google Patents

プログラマブル半導体セル構成体

Info

Publication number
JPH021165A
JPH021165A JP63290371A JP29037188A JPH021165A JP H021165 A JPH021165 A JP H021165A JP 63290371 A JP63290371 A JP 63290371A JP 29037188 A JP29037188 A JP 29037188A JP H021165 A JPH021165 A JP H021165A
Authority
JP
Japan
Prior art keywords
region
doped
regions
resistive
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63290371A
Other languages
English (en)
Other versions
JP2513813B2 (ja
Inventor
Piccolo G Giannella
ピコーロ　ジオバーニ　ジアネーラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Exar Corp
Original Assignee
Exar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Exar Corp filed Critical Exar Corp
Publication of JPH021165A publication Critical patent/JPH021165A/ja
Application granted granted Critical
Publication of JP2513813B2 publication Critical patent/JP2513813B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/901—Masterslice integrated circuits comprising bipolar technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/121—BJTs having built-in components
    • H10D84/125—BJTs having built-in components the built-in components being resistive elements, e.g. BJT having a built-in ballasting resistor

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Micro-Organisms Or Cultivation Processes Thereof (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Medicines Containing Material From Animals Or Micro-Organisms (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 挟逢分互 本発明は、抵抗及びトランジスタ用のセル構成体に関す
るものである。
血米抜毅 ＮＰＮトランジスタは、エミッタがベース領域の内部に
あり且つベース領域がコレクタ領域と整列した直線的な
態様で構成することが可能であるが、ＰＮＰ　トランジ
スタの場合にはそうはいかない。通常、ＰＮＰ　トラン
ジスタは、第１Ａ図に示した如く閉じた構成体の形態で
配列される。ＰＮＰトランジスタは、第１Ａ図に示した
如く、Ｐ分離領域１０によって囲繞されている。該トラ
ンジスタは、ベース領域１４（ベースコンタクト１９を
有している）によって囲繞されたエミッタ１２を有して
おり、該ベース領域１４は２個のＣ字形状をしたコレク
タ領域１６によって囲繞されている。（単に１つのコレ
クタのみが必要である場合には、単一の固体領域を使用
することが可能である。）該領域の間のギャップ１８は
、２つの別々のコレクタを使用することが可能であるこ
とを確保している。該ギャップ１８は、コレクタ領域１
６へ電流を強制させることによってエミッタ領域１２と
分離領域１０との間に導通状態が発生することを防止す
る為に狭く維持される。中央エミッタを有する第１図の
閉じたＰＮＰ構成体に対する必要性は、ＰＮＰ　トラン
ジスタはＮ、ＰＮトランジスタよりも一層大きな空間を
必要とし且つ該コレクタの形状が非矩形形状（即ちＣ字
形状）である為にレイアウトが一層困難であることを意
味している。
同様のＮＰＮレイアウトを第１Ｂ図に示してあり、エミ
ッタ２０、ベース２２、及びコレクタ２４が示されてい
る。理解される如く、この構成体は、空間を占有するこ
とがより少なく且つ、例えば第１Ｃ図に示した抵抗の如
きその他の要素と直線的に配列させることを可能とする
。
第１Ｃ図は、丁字形の骨の構造を与える為に各端部に拡
大領域部２８を有する長尺Ｐ型領域２６を有する典型的
な抵抗を示している。拡大領域部２８は、メタルコンタ
クト３０に対して十分な空間を与える為に必要である。
長手のコンタクト区域３０は、コンタクトを形成するこ
とを一層容易とさせるばかりか、抵抗値を一層注意深く
整合させることを可能とさせる。コンタクト区域が大き
ければ大きい程、２つの抵抗の間のコンタクト区域にお
ける小さな絶対的差異が抵抗値における差異を一層小さ
くする。
且−孜 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、オープンＰＮＰ構成
体と共に、直線的な配列状態で抵抗、ＮＰＮ　トランジ
スタ、又はＰＮＰラテラルトランジスタを有する様にプ
ログラムすることの可能な改良型セル構成体を提供する
ことを目的とする。
構成 本発明においては、ＰＮＰコレクタ領域はＰＮＰエミッ
タと平行とされており、軽度にドープした抵抗性Ｐ領域
がエミッタ領域の端部へ取付けられてＰ分離境界領域へ
の電流の流れを阻止している。少なくとも１つのベース
領域が、コレクタ領域と整列し且つ該エミッタに接続さ
れた抵抗領域の１つと隣接して設けられている。
該抵抗領域は抵抗として使用することが可能であり、且
つ丁字形状骨構成体の代わりに直線的な構造が与えられ
ている。該抵抗の端部は、高度にＰ＋ヘドープされてお
り、低固有抵抗接続を与えている。このＰ十領域は該抵
抗領域へのコンタクトとして作用し、従って丁字形状骨
の一層広いメタルコンタクト構成体と同一の効果を与え
る。
ＰＮＰＮトランジスタ用レクタ領域は、ＮＰＮトランジ
スタのエミッタとして機能する為の内部Ｎドープ領域が
設けられている。従って、該ＰＮＰ）−ランジスタの２
つのコレクタは、２個のＮＰＮトランジスタのベース領
域として交互に使用することが可能であり、該ＰＮＰ　
トランジスタ用の２個のベースは該ＮＰＮ　トランジス
タのコレクタとなる。
１実施例において、本発明は、メタリゼーション段階に
おいてラテラルＰＮＰ　トランジスタと、２個のＮＰ、
Ｎトランジスタ又は５個のマツチした抵抗を提供する為
にプログラムすることの可能なセル構成体を提供してい
る。このセル構成体は、構成要素の数及びタイプが顧客
の注文より前もって知られていない場合のセミカスタム
適用にとって有用である。本溝成は対称的であり且つ従
来技術の構成よりも一層小型である。本構成体は、又、
従来技術よりも一層高い周波数応答を提供する。
対称的な構成体は、回路レイアウト及び経路決定を−Ｍ
簡単化させ且つ全てのコンタクトは格子状であるから自
動化経路決定が可能である。
災１１ 第３図は、Ｐドープ分離領域３２によって取り囲まれた
本発明に基づくセルの上平面図である。
Ｐ領域３４は、両側に接続する２つの隣接する軽度にド
ープした抵抗性Ｐ領域３６及び３８を有するＰＮＰ　ト
ランジスタのエミッタとして機能する。
Ｐ領域４０及び４２は、ＰＮＰＮトランジスタレクタと
して作用し、且つＮ領域４４及び４６はベースとして作
用する。このことは、第５図において一層明確に理解す
ることが可能である。
エミッタ領域３４には２つのコンタクト４８及び５０が
設けられている。コレクタ領域４０及び４２の各々は、
夫々、一対のコンタクト領域５２゜５４及び５６．５８
が設けられている。Ｎ領域４４及び４６には、夫々、コ
ンタクト領域６０及び６２が設けられている。
抵抗区域３６及び３８は、夫々、各抵抗の一方の側部に
コンタクト５０及び４８を具備し且つ他方の側部にコン
タクト６４及び６６を具備する抵抗として作用すること
が可能である。最後に、２つの付加的な抵抗領域６８及
び７０に、夫々、付加的なコンタクト領域７２及び７４
が設けられでいる。
抵抗３８は、夫々、Ｐ十領域７６及び７８内にそのコン
タクト４８及び６６の各々を持っている。
Ｐ領域における他のコンタクトの各々にも、該コンタク
トの周りに同様のＰ十領域が設けられている。これらの
Ｐ十領域は、該抵抗領域への接続の一層大きな区域を提
供しており、−層大きな矩形上のメタルコンタクトと同
一の品質の接続を持った小さな正方形のコンタクトを使
用することを可能としている。このことは、該抵抗が一
層小さな矩形の形態を持つことを可能とし、−層高い濃
度を与えるばかりでなく、該抵抗は他の構成要素と同一
の正方形のメタルコンタクトを持っているので、全ての
構成要素を正方形の格子の中に持つことを一層容易とさ
せる。−層小さなメタルラインを使用することが可能で
あり、従って一層多くのメタルラインを使用することが
可能となり、ルーチン・グ即ち経路決定は一層容易化さ
れる。異なった形状のメタルコンタクトを使用する場合
にはこれらの利”点は存在しない。
第３図は、第２図の３−３線に沿ってとった断面図であ
る。第３図から理解される如く、２つのＮ領域４４及び
４６は、Ｎ十埋込層８４によって接続されている。この
埋込層は、コンタクト７４及び７２の下側の領域へ該セ
ルの全ての構成要素の下側を延在している。然し乍ら、
埋込層は、領域４４及び４６を介して該表面へ結合され
ているに過ぎない。
第３図も、抵抗３６の端部において、メタルコンタクト
６４がＰ十領域８６へ結合されていることを示している
。この全構成体は、Ｐ基板９０の上のＮエピタキシャル
ウェル８８によって指示されている。
２個のＮＰＮ　トランジスタとしての第２図のセル構成
体の接続を第４図に示しである。第１トランジスタが、
領域４６をコレクタとし、領域４２をベースとし、且つ
Ｎ十領域９２をエミッタとして形成されている。該コレ
クタ、ベース、及びエミッタメタルライン９４，９６．
９８は、夫々、夫々の領域へ結合されて示されている。
第２ＮＰＮトランジスタが、領域４４をコレクタとし、
領域４０をベースとし、且つＮ十領域１００をエミッタ
として形成されている。理解される如く、これらのＮＰ
Ｎトランジスタの各々は、第１Ｂ図の従来技術のＮＰＮ
トランジスタと構成が類似している。
第５図は、単一のＰＮＰ　トランジスタとして第２図の
セルの接続を示している。エミッタ接続ライン１０２は
、コンタクト４８及び４９を介して、エミッタ領域３４
へ結合されている。該２つのコレクタは、コレクタ４０
及び４２へ結合されているコレクタライン１０４によっ
て一体的に接続されている。ベースライン１０６がベー
ス領域４４及び４６へ接続されている。別法として、２
つの別々のコレクタを所望により設けることが可能であ
る。
動作に付いて説明すると、電流が、矢印１０８及び１１
０によって示した方向にエミッタからコレクタへ電流が
流れる。コレクタから離れる方向への矢印１１２及び１
１４によって示された方向への電流は、領域３６及び３
８の固有抵抗によって禁止される。好適には、これらの
領域の抵抗は、該エミッタ領域の抵抗よりも少なくとも
１０倍高い値である。エミッタ３４とコレクタ４０及び
４２のいずれか一方との間のギャップは、好適には、４
乃至１０ミクロンの範囲内の値である。
第６図は、本発明の構成体から形成することの可能な５
個の抵抗Ｒ１乃至Ｒ５を示している。抵抗Ｒ１，Ｒ４，
Ｒ５は、約５００オームのマツチさせた抵抗値を持って
おり、且つ抵抗Ｒ２及びＲ３は５にオームのマツチした
値を持っている。該コンタクトにおいてＰ十領域を使用
することは、該コンタクト区域を一層小さくすることを
可能とする。この−暦車さなコンタクトを使用すること
は、該セルの抵抗へ接続するメタルラインを一層薄くす
ることを可能とする。
本発明のセル構成体は、スタンダードな処理技術によっ
て形成することが可能である。領域３４は、領域４０及
び４２と同時に画定される。該抵抗用のコンタクト領域
として使用されるＰ十拡散は、ベース抵抗を減少させる
為に高周波数ＮＰＮトランジスタのベース内において既
に使用されている高濃度拡散と同時的に行なうことが可
能である。低周波数処理の場合、上部ＩＳＯ拡散をコン
タクト領域の下側に使用することが可能であるが、−層
大きな量の側部拡散を考慮にいれる為に寸法を一層小さ
くせねばならない。
従って、本発明は、２つのＮＰＮトランジスタか、２つ
のコレクタを有する１つのＰＮＰ　）−ランジスタか、
又は７個の抵抗の為に通常必要とされる区域内に全であ
る５個の抵抗かのいずれかを提供することが可能な構成
体を提供している。本発明において正方形コンタクトの
みを使用することは、グリッドシステム即ち格子系を一
層効率的且つ簡単なものとさせ、且つシリコン区域にお
いて一貫した節約を与えている。
尚、本発明は、実施上、以下の構成の１つ又はそれ以上
を取りえるものである。
１、　　ＰＮＰトランジスタ用の半導体セル構成体にお
いて、第１ドーピングレベルを持った第１Ｐドープエミ
ッタ領域、前記エミッタ領域に近接した少なくとも１個
のＰドープコレクタ領域、前記第１ドーピングレベルよ
りも低い第２ドーピングレベルを持っており且つ前記コ
レクタ領域に面することのない前記エミッタ領域の端部
において前記エミッタ領域へ結合されている少なくとも
１個のＰドープ抵抗領域、前記エミッタ領域とコレクタ
領域とに近接する少なくとも１個のＮドープベース領域
、を有することを特徴とする半導体セル構成体。
２．上記第１項において、前記ベース領域へ結合されて
おり且つ前記エミッタ領域及びコレクタ領域下側に延在
するＮ十埋込層を有することを特徴とする半導体セル構
成体。
３、上記第１項において、第２Ｐドープコレクタ領域を
有しており、前記最初及び第２のコレクタ領域は前記エ
ミッタ領域の反対側部上にあることを特徴とする半導体
セル構成体。
４、上記第３項において、前記第１抵抗領域に対向する
前記エミッタ領域の端部において前記エミッタ領域へ結
合された第２Ｐドープ抵抗領域を有することを特徴とす
る半導体セル構成体。
５、上記第１項において、前記コレクタ領域内にＮドー
プＮＰＮエミッタ領域を有することを特徴とする半導体
セル構成体。
６、　　ＰＮＰトランジスタを形成すべく適合可能な半
導体セル構成体において、２つの長い側部と２つの短い
側部をを持っており且つ第１ドーピングレベルを持って
いる第１矩形Ｐドープエミッタ領域、前記エミッタ領域
の対向する長い側部に隣接し前記エミッタ領域に実質的
に平行な第２及び第３矩形Ｐドープコレクタ領域、前記
エミッタ領域の対向する短い側部に結合されており且つ
前記第１ドーピングレベルよりも一層低い第２ドーピン
グレベルを持っている第４及び第５抵抗性Ｐドープ領域
、前記第４及び第５抵抗性領域の１つの対向側部上に夫
々前記第２及び第３コレクタ領域に隣接する第１及び第
２Ｎドープベース領域、を有することを特徴とする半導
体セル構成体。
７、上記第６項において、前記ベース領域へ結合されて
おり且つ前記エミッタ領域及びコレクタ領域下側に延在
するＮ十埋込層を有することを特徴とする半導体セル構
成体。
８、上記第６項において、夫々前記第２及び第３コレク
タ領域内に第１及び第２ＮドープＮＰＮエミッタ領域を
有することを特徴とする半導体セル構成体。
９、上記第６項において、前記Ｎドープベース領域から
対向側部上に、夫々、前記第２及び第３コレクタ領域へ
結合した第６及び第７Ｐドープ抵抗領域を有することを
特徴とする半導体セル構成体。
１０、上記第６項において、前記第４及び第５抵抗領域
の一方の一端部において少なくとも１つのＰ十領域を有
することを特徴とする半導体セル構成体。
１１、抵抗構成体において、第１固有抵抗値を持ってい
る長尺半導体抵抗領域、前記抵抗領域の一端へ結合され
ており且つ前記第１固有抵抗値よりも低い第２固有抵抗
値を持っている前記抵抗と同一の導電型の少なくとも１
個の低固有抵抗領域、を有することを特徴とする抵抗構
成体。
１２、上記第１１項において、前記固有抵抗領域の幅は
前記抵抗領域の幅と同一であることを特徴とする抵抗構
成体。
１３、上記第１２項において、前記低固有抵抗領域上に
メタルコンタクト開口を有することを特徴とする抵抗構
成体。
１４、上記第１１項において、前記抵抗領域がＰドープ
されており且つ前記低固有抵抗領域がＰ＋であることを
特徴とする抵抗構成体。
１５、半導体セル構成体において、２つの長い側部と２
つの短い側部を持っており且つ第１ドーピングレベルを
持っている第１矩形Ｐドープエミッタ領域、前記エミッ
タ領域の対向する長い側部に隣接し前記エミッタ領域と
実質的に平行は第２及び第３矩形Ｐドープコレクタ領域
、前記エミッタ領域の対向する短い側部に結合されてお
り且つ前記第１ドーピングレベルよりも低い第２ドーピ
ングレベルを持った第４及び第５抵抗性Ｐドープ領域、
前記第４及び第５抵抗性領域の１つの対向側部上で夫々
前記第２及び第３コレクタ領域に隣接した第１及び第２
Ｎドープベース領域、前記ベース領域に結合されており
且つ前記エミッタ領域及びコレクタ領域下側に延在する
Ｎ十埋込層。
夫々前記第２及び第３コレクタ領域内の第１及び第２Ｎ
ドープＮＰＮエミッタ領域、前記Ｎドープベース領域か
ら対向側部上で夫々前記第２及び第３コレクタ領域へ結
合された第６及び第７Ｐドープ抵抗領域、前記第４及び
第５抵抗性領域の一方の一端における少なくとも１つの
Ｐ十領域、を有することを特徴とする半導体セル構成体
。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。例えば、抵抗
Ｒ４及びＲ５は、ＰＮＰコレクタ領域から離隔させるこ
とが可能である。
【図面の簡単な説明】
第１Ａ図は従来のＰＮＰ　トランジスタセルの概略図、
第１Ｂ図は従来のＮＰＮ）−ランジスタの概略図、第１
Ｃ図は従来の抵抗の概略図、第２＠は本発明に基づく抵
抗／トランジスタセル構成体の概略平面図、第３図は第
２図の３−３線に沿って取った概略断面図、第４図は２
つのＮＰＮトランジスタとして接続された第２図のセル
構成体の概略図、第５図は２つのコレクタを有するＰＮ
Ｐ　トランジスタとして接続された第２図のセル構成体
の概略図、第６図は５個の抵抗として接続された第２図
のセル構成体の概略図、である。 （符号の説明） ３４：エミッタ領域 ３８：抵抗 ４０．４２：コレクタ ８４：埋込層 ８８：Ｎエピタキシャルウェル ９０：Ｐ基板 特許出願人　　　　エクサ−コーポレーション ＦＩＧ、−ＩＡ。 ２ＮＰＮトランジス７ ＦＩＧ＝４゜ ＦＩＧ−２゜ ＰＮＰ　　）ランジス７ ＦＩＧ、Ｊ。 ＦＩＧ、Ｊ。 手続補正書防幻 １゜ ２゜ ３゜ ４゜ 平成元年４月２１日 特許庁長官　　吉　１）文　毅　殿 事件の表示　　　昭和６３年　特許願　第２９０３７１
、発明の名称　　　プログラマブル能動／受動セル構成
体補正をする者 事件との関係　　　特許出願人

Claims (1)

  1. 【特許請求の範囲】 １、ＰＮＰトランジスタ用の半導体セル構成体において
    、第１ドーピングレベルを持った第１Ｐドープエミッタ
    領域、前記エミッタ領域に近接した少なくとも１個のＰ
    ドープコレクタ領域、前記第１ドーピングレベルよりも
    低い第２ドーピングレベルを持っており且つ前記コレク
    タ領域に面することのない前記エミッタ領域の端部にお
    いて前記エミッタ領域へ結合されている少なくとも１個
    のＰドープ抵抗領域、前記エミッタ領域とコレクタ領域
    とに近接する少なくとも１個のＮドープベース領域、を
    有することを特徴とする半導体セル構成体。 ２、ＰＮＰトランジスタを形成すべく適合可能な半導体
    セル構成体において、２つの長い側部と２つの短い側部
    をを持っており且つ第１ドーピングレベルを持っている
    第１矩形Ｐドープエミッタ領域、前記エミッタ領域の対
    向する長い側部に隣接し前記エミッタ領域に実質的に平
    行な第２及び第３矩形Ｐドープコレクタ領域、前記エミ
    ッタ領域の対向する短い側部に結合されており且つ前記
    第１ドーピングレベルよりも一層低い第２ドーピングレ
    ベルを持っている第４及び第５抵抗性Ｐドープ領域、前
    記第４及び第５抵抗性領域の１つの対向側部上に夫々前
    記第２及び第３コレクタ領域に隣接する第１及び第２Ｎ
    ドープベース領域、を有することを特徴とする半導体セ
    ル構成体。 ３、抵抗構成体において、第１固有抵抗値を持っている
    長尺半導体抵抗領域、前記抵抗領域の一端へ結合されて
    おり且つ前記第１固有抵抗値よりも低い第２固有抵抗値
    を持っている前記抵抗と同一の導電型の少なくとも１個
    の低固有抵抗領域、を有することを特徴とする抵抗構成
    体。 ４、半導体セル構成体において、２つの長い側部と２つ
    の短い側部を持っており且つ第１ドーピングレベルを持
    っている第１矩形Ｐドープエミッタ領域、前記エミッタ
    領域の対向する長い側部に隣接し前記エミッタ領域と実
    質的に平行な第２及び第３矩形Ｐドープコレクタ領域、
    前記エミッタ領域の対向する短い側部に結合されており
    且つ前記第１ドーピングレベルよりも低い第２ドーピン
    グレベルを持った第４及び第５抵抗性Ｐドープ領域、前
    記第４及び第５抵抗性領域の１つの対向側部上で夫々前
    記第２及び第３コレクタ領域に隣接した第１及び第２Ｎ
    ドープベース領域、前記ベース領域に結合されており且
    つ前記エミッタ領域及びコレクタ領域下側に延在するＮ
    ＋埋込層、夫々前記第２及び第３コレクタ領域内の第１
    及び第２ＮドープＮＰＮエミッタ領域、前記Ｎドープベ
    ース領域から対向側部上で夫々前記第２及び第３コレク
    タ領域へ結合された第６及び第７Ｐドープ抵抗領域、前
    記第４及び第５抵抗性領域の一方の一端における少なく
    とも１つのＰ＋領域、を有することを特徴とする半導体
    セル構成体。
JP63290371A 1987-11-19 1988-11-18 プログラマブル半導体セル構成体 Expired - Lifetime JP2513813B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US122,971 1987-11-19
US07/122,971 US4851893A (en) 1987-11-19 1987-11-19 Programmable active/passive cell structure

Publications (2)

Publication Number Publication Date
JPH021165A true JPH021165A (ja) 1990-01-05
JP2513813B2 JP2513813B2 (ja) 1996-07-03

Family

ID=22405978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63290371A Expired - Lifetime JP2513813B2 (ja) 1987-11-19 1988-11-18 プログラマブル半導体セル構成体

Country Status (6)

Country Link
US (1) US4851893A (ja)
EP (1) EP0317108B1 (ja)
JP (1) JP2513813B2 (ja)
KR (1) KR920003801B1 (ja)
AT (1) ATE99455T1 (ja)
DE (1) DE3886703T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739958B2 (ja) * 1988-06-28 1998-04-15 株式会社東芝 スタンダードセル
US5021856A (en) * 1989-03-15 1991-06-04 Plessey Overseas Limited Universal cell for bipolar NPN and PNP transistors and resistive elements
US5440153A (en) * 1994-04-01 1995-08-08 United Technologies Corporation Array architecture with enhanced routing for linear asics

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59177944A (ja) * 1983-03-28 1984-10-08 Hitachi Ltd 半導体集積回路装置
JPS61188960A (ja) * 1985-02-18 1986-08-22 Fujitsu Ltd 半導体集積回路装置
JPS61248440A (ja) * 1985-04-25 1986-11-05 Nec Corp マスタ−スライス方式論理集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL162511C (nl) * 1969-01-11 1980-05-16 Philips Nv Geintegreerde halfgeleiderschakeling met een laterale transistor en werkwijze voor het vervaardigen van de geintegreerde halfgeleiderschakeling.
US4100563A (en) * 1976-09-27 1978-07-11 Motorola, Inc. Semiconductor magnetic transducers
US4228451A (en) * 1978-07-21 1980-10-14 Monolithic Memories, Inc. High resistivity semiconductor resistor device
JPS5617067A (en) * 1979-07-20 1981-02-18 Hitachi Ltd Semiconductor switch
US4288708A (en) * 1980-05-01 1981-09-08 International Business Machines Corp. Differentially modulated avalanche area magnetically sensitive transistor
US4417265A (en) * 1981-03-26 1983-11-22 National Semiconductor Corporation Lateral PNP power transistor
JPS58147064A (ja) * 1982-02-25 1983-09-01 Fuji Electric Co Ltd トランジスタ
US4513306A (en) * 1982-12-27 1985-04-23 Motorola, Inc. Current ratioing device structure
US4684970A (en) * 1985-07-29 1987-08-04 Rca Corporation High current lateral transistor structure
KR870009476A (ko) * 1986-03-31 1987-10-27 이그자 코오포레이숀 프로그램 가능 트랜지스터 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59177944A (ja) * 1983-03-28 1984-10-08 Hitachi Ltd 半導体集積回路装置
JPS61188960A (ja) * 1985-02-18 1986-08-22 Fujitsu Ltd 半導体集積回路装置
JPS61248440A (ja) * 1985-04-25 1986-11-05 Nec Corp マスタ−スライス方式論理集積回路

Also Published As

Publication number Publication date
EP0317108A3 (en) 1990-05-23
KR920003801B1 (ko) 1992-05-14
DE3886703T2 (de) 1994-07-07
DE3886703D1 (de) 1994-02-10
EP0317108A2 (en) 1989-05-24
KR890008996A (ko) 1989-07-13
US4851893A (en) 1989-07-25
ATE99455T1 (de) 1994-01-15
JP2513813B2 (ja) 1996-07-03
EP0317108B1 (en) 1993-12-29

Similar Documents

Publication Publication Date Title
US4417265A (en) Lateral PNP power transistor
JP2686500B2 (ja) 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造
JPH02210860A (ja) 半導体集積回路装置
JPH021165A (ja) プログラマブル半導体セル構成体
US5083180A (en) Lateral-type semiconductor device
JP2854900B2 (ja) 半導体装置
US4097888A (en) High density collector-up structure
JPH09181335A (ja) 半導体装置
JP3253468B2 (ja) 半導体装置
JPH04103161A (ja) バイポーラトランジスタ・絶縁ゲート型トランジスタ混載半導体装置
JPH0475371A (ja) 半導体集積回路
JP2000100826A (ja) パワートランジスタ及びそれを用いた半導体集積回路装置
JP2813518B2 (ja) 抵抗内蔵型トランジスタ
JP2501556B2 (ja) 光センサおよびその製造方法
JPS6327865B2 (ja)
JP2716152B2 (ja) ラテラルトランジスタ
JP3006795B2 (ja) 半導体装置
JPH0258864A (ja) 半導体装置
JPH06224214A (ja) 縦型バイポーラトランジスタおよび横型バイポーラトランジスタ
JP3888786B2 (ja) パワートランジスタ及びそれを用いた半導体集積回路装置
JPS6116569A (ja) 半導体集積回路装置
JPS6083361A (ja) 半導体装置
JPH04144164A (ja) 半導体装置
JPH02163940A (ja) 半導体装置
JPH03502988A (ja) バーチカルトランジスタを有する集積回路