JPH0322637B2 - - Google Patents
Info
- Publication number
- JPH0322637B2 JPH0322637B2 JP59107287A JP10728784A JPH0322637B2 JP H0322637 B2 JPH0322637 B2 JP H0322637B2 JP 59107287 A JP59107287 A JP 59107287A JP 10728784 A JP10728784 A JP 10728784A JP H0322637 B2 JPH0322637 B2 JP H0322637B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- outputs
- external terminal
- control block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は表示制御回路に関し、特にCRT表示
及びLCD表示制御回路を単一のICチツプに集積
化する表示制御集積回路に関する。
及びLCD表示制御回路を単一のICチツプに集積
化する表示制御集積回路に関する。
従来技術
従来、表示装置として、CRT表示及びLCD表
示が実用化されてきた。そして普通、表示は
CRT表示又はLCD表示のいずれかが用いられる。
そのため、CRT表示制御回路とLCD表示制御回
路の２つの制御回路を備えておき、いずれかを選
択して用いることもなされる。しかし、そのため
にはCRT表示制御用の集積回路とLCD表示制御
用の集積回路の２つのチツプを備える必要があ
り、コストアツプ及び消費電力の増加といつた欠
点が生ずる。
示が実用化されてきた。そして普通、表示は
CRT表示又はLCD表示のいずれかが用いられる。
そのため、CRT表示制御回路とLCD表示制御回
路の２つの制御回路を備えておき、いずれかを選
択して用いることもなされる。しかし、そのため
にはCRT表示制御用の集積回路とLCD表示制御
用の集積回路の２つのチツプを備える必要があ
り、コストアツプ及び消費電力の増加といつた欠
点が生ずる。
発明の目的
本発明は、上記問題点を解決するために、
CRT表示とLCD表示制御を単一チツプに内蔵し
た表示制御集積回路を提供することをその目的と
する。
CRT表示とLCD表示制御を単一チツプに内蔵し
た表示制御集積回路を提供することをその目的と
する。
問題点解決の手段
本発明においては、CRT表示制御回路の出力
を利用してLCD表示制御信号を得るものである。
LCDでは、CRTの場合と異なり、独特なタイミ
ングが要求されるが、表示という動作に関して
は、CRT表示と共通する動作も多い。そのため、
本発明では、LCD表示制御の入力としてCRT表
示制御の出力を用い、また一部を共用し、これを
ワンチツプ化して装置のコストダウン及び低消費
電力化を図るものである。
を利用してLCD表示制御信号を得るものである。
LCDでは、CRTの場合と異なり、独特なタイミ
ングが要求されるが、表示という動作に関して
は、CRT表示と共通する動作も多い。そのため、
本発明では、LCD表示制御の入力としてCRT表
示制御の出力を用い、また一部を共用し、これを
ワンチツプ化して装置のコストダウン及び低消費
電力化を図るものである。
本発明のシステム構成の例を第１図に示す。表
示データメモリ１の内容は、表示制御用のIC２
の制御のもとに読出されて、所用の表示タイミン
グと表示データがCRT３へ供給されて表示画面
となり、また、同時にLCD４の表示も可能とさ
れる。表示装置としては、両方同時に使用する必
要はなく、一方のみを通常使用する。表示制御
IC２は、第２図に示すように、１チツプにCRT
表示制御回路５とLCD表示制御回路６を内蔵す
る。そして、第３図に示すごとく、表示制御IC
に、CRT表示タイミング信号７とLCD表示タイ
ミング信号８の２種を有する。CRT表示タイミ
ング信号７は、水平同期信号になるHSYNC、垂
直同期信号になるVSYNC、及び表示データ信号
のDOTが必要であり、LCD表示タイミング信号
８は、表示データになるDOTは共用され、その
他にフレーム信号FRM、コモン開始信号のDY、
ラツチパルスLP、ドツト信号のドツトデータの
タイミングSCK、表示開始タイミングBLNKの
総計６つの信号が必要である。
示データメモリ１の内容は、表示制御用のIC２
の制御のもとに読出されて、所用の表示タイミン
グと表示データがCRT３へ供給されて表示画面
となり、また、同時にLCD４の表示も可能とさ
れる。表示装置としては、両方同時に使用する必
要はなく、一方のみを通常使用する。表示制御
IC２は、第２図に示すように、１チツプにCRT
表示制御回路５とLCD表示制御回路６を内蔵す
る。そして、第３図に示すごとく、表示制御IC
に、CRT表示タイミング信号７とLCD表示タイ
ミング信号８の２種を有する。CRT表示タイミ
ング信号７は、水平同期信号になるHSYNC、垂
直同期信号になるVSYNC、及び表示データ信号
のDOTが必要であり、LCD表示タイミング信号
８は、表示データになるDOTは共用され、その
他にフレーム信号FRM、コモン開始信号のDY、
ラツチパルスLP、ドツト信号のドツトデータの
タイミングSCK、表示開始タイミングBLNKの
総計６つの信号が必要である。
第４図にLCDの表示パネル部を示し、LCDパ
ネル９のコモン側にはシフトレジスタ１３、アナ
ログドライバ１４が備えられ、シフトレジスタ１
３のクロツクとしてLPが入力し、コモン開始が
DYである。また、セグメント側にはシフトレジ
スタ１０、ラツチ１１、アナログドライバ１２が
備えられ、ドツトデータのタイミング信号SCK
でDOTがシフトレジスタ１０に書込まれ、次の
ラツチパルス信号LPでシフトレジスタ１０の内
容をラツチ１１に移し、それが次の表示期間に表
示される。コモン側、セグメント側のアナログド
ライバ１０，１４にはフレーム信号FRMが入力
し、フレーム１周期でLCDにかかる電圧を交流
化している。
ネル９のコモン側にはシフトレジスタ１３、アナ
ログドライバ１４が備えられ、シフトレジスタ１
３のクロツクとしてLPが入力し、コモン開始が
DYである。また、セグメント側にはシフトレジ
スタ１０、ラツチ１１、アナログドライバ１２が
備えられ、ドツトデータのタイミング信号SCK
でDOTがシフトレジスタ１０に書込まれ、次の
ラツチパルス信号LPでシフトレジスタ１０の内
容をラツチ１１に移し、それが次の表示期間に表
示される。コモン側、セグメント側のアナログド
ライバ１０，１４にはフレーム信号FRMが入力
し、フレーム１周期でLCDにかかる電圧を交流
化している。
これらのLCD表示タイミング信号は、表示制
御ICのLCD表示制御回路で作られる。但し、こ
れらの信号は、スピードの点などで一部を外付回
路で構成しても良い。最低必要な信号は、コモン
開始信号DY、ラツチパルスLP、データクロツク
SCK、及び表示開始信号BLNKである。また、
本発明では表示制御ICにおいて、LCD表示され
ているデータは、直前のラスタスキヤンの期間
（つまり、直前の表示データ出力期間）に表示制
御ICの制御のもとに作成される。
御ICのLCD表示制御回路で作られる。但し、こ
れらの信号は、スピードの点などで一部を外付回
路で構成しても良い。最低必要な信号は、コモン
開始信号DY、ラツチパルスLP、データクロツク
SCK、及び表示開始信号BLNKである。また、
本発明では表示制御ICにおいて、LCD表示され
ているデータは、直前のラスタスキヤンの期間
（つまり、直前の表示データ出力期間）に表示制
御ICの制御のもとに作成される。
発明の実施例
第５図に本発明の実施例を示しており、これは
６つの基本ブロツク１５〜２１から構成されてお
り、それぞれ所要のタイミング出力を有する。図
において、DOTは表示データ出力であつて、１
ビツトシリアル或は４〜８パラレルでデータが出
力される。この部分は非常に高速なのでドツト制
御回路は場合によつては外付けすることがある。
BLNKは表示開始位置（表示期間）を示す信号
出力である。HSYNCは水平同期信号でラスタス
キヤンの同期信号となる。VSYNCは垂直同期信
号で、一画面の表示同期信号となる。これに対し
て、図のLCD表示制御側において、FRMはLCD
表示における交流駆動信号であり、LCD表示に
おいては１フレームあるいは２フレームで液晶に
かかる電圧を交流化しなければならないので交流
化タイミング信号になつている。DYはコモンの
開始信号をあらわす信号でLCD表示画面の一番
始めを示すものである。LPはセグメントデータ
ラツチ信号で、ラスタスキヤン毎にセグメントデ
ータを表示するタイミング信号となる。SCKは
データのクロツクであり、表示データの出力タイ
ミングを示す。各部の構成、動作において、クロ
ツク入力（CLK）は各ブロツク１５〜２１の基
本クロツクとなつており、表示データの同期信号
であるが、表示データに対して任意のクロツク数
で良い。水平同期制御ブロツク１６はCLKを分
周し、水平同期信号HSYNC及び表示メモリアド
レスを発生し、垂直同期制御ブロツク１７は
CLKと水平同期制御ブロツク１６の出力信号に
より、VSYNC及び表示メモリアドレスを発生す
る。水平同期制御ブロツク１６と垂直同期制御ブ
ロツク１７の出力信号により表示位置制御ブロツ
ク１５で表示開始信号BLNKが発生する。そし
て表示位置制御ブロツク１５の出力信号と表示メ
モリデータから、ドツトデータ制御ブロツク２１
にて表示データDOTを発生する。ここで、ドツ
トデータ制御ブロツク２１は高速化などの理由で
外付回路にしても良い。さらにLCD表示制御回
路側Ｂは、CRT表示回路側Ａの表示位置制御ブ
ロツク１５、水平同期制御ブロツク１６、垂直同
期制御ブロツク１７の各出力信号を入力とし、フ
レーム制御ブロツク１８でフレーム制御信号
FRMを発生し、またコモン制御ブロツク１９で
コモン制御信号LPを発生する。さらに表示位置
制御ブロツクの出力を入力とし、セグメント制御
ブロツク２０でセグメント制御信号SCK２０を
発生する。
６つの基本ブロツク１５〜２１から構成されてお
り、それぞれ所要のタイミング出力を有する。図
において、DOTは表示データ出力であつて、１
ビツトシリアル或は４〜８パラレルでデータが出
力される。この部分は非常に高速なのでドツト制
御回路は場合によつては外付けすることがある。
BLNKは表示開始位置（表示期間）を示す信号
出力である。HSYNCは水平同期信号でラスタス
キヤンの同期信号となる。VSYNCは垂直同期信
号で、一画面の表示同期信号となる。これに対し
て、図のLCD表示制御側において、FRMはLCD
表示における交流駆動信号であり、LCD表示に
おいては１フレームあるいは２フレームで液晶に
かかる電圧を交流化しなければならないので交流
化タイミング信号になつている。DYはコモンの
開始信号をあらわす信号でLCD表示画面の一番
始めを示すものである。LPはセグメントデータ
ラツチ信号で、ラスタスキヤン毎にセグメントデ
ータを表示するタイミング信号となる。SCKは
データのクロツクであり、表示データの出力タイ
ミングを示す。各部の構成、動作において、クロ
ツク入力（CLK）は各ブロツク１５〜２１の基
本クロツクとなつており、表示データの同期信号
であるが、表示データに対して任意のクロツク数
で良い。水平同期制御ブロツク１６はCLKを分
周し、水平同期信号HSYNC及び表示メモリアド
レスを発生し、垂直同期制御ブロツク１７は
CLKと水平同期制御ブロツク１６の出力信号に
より、VSYNC及び表示メモリアドレスを発生す
る。水平同期制御ブロツク１６と垂直同期制御ブ
ロツク１７の出力信号により表示位置制御ブロツ
ク１５で表示開始信号BLNKが発生する。そし
て表示位置制御ブロツク１５の出力信号と表示メ
モリデータから、ドツトデータ制御ブロツク２１
にて表示データDOTを発生する。ここで、ドツ
トデータ制御ブロツク２１は高速化などの理由で
外付回路にしても良い。さらにLCD表示制御回
路側Ｂは、CRT表示回路側Ａの表示位置制御ブ
ロツク１５、水平同期制御ブロツク１６、垂直同
期制御ブロツク１７の各出力信号を入力とし、フ
レーム制御ブロツク１８でフレーム制御信号
FRMを発生し、またコモン制御ブロツク１９で
コモン制御信号LPを発生する。さらに表示位置
制御ブロツクの出力を入力とし、セグメント制御
ブロツク２０でセグメント制御信号SCK２０を
発生する。
第６図に各表示制御信号の波形図を示してい
る。BLNKが“Ｌ”から“Ｈ”に上つて表示期
間となり、HSYNCが“Ｈ”の間が水平同期信号
期間であり、その前後を含む期間が表示されない
ようにBLNK信号で抑えている。４列以下に示
している波形は破線で示すごとく圧縮された表示
となつており、BLNKに対応するそれぞれの区
間にHSYNCがあり、あとHSYNCが集まつて
VSYNCが“Ｈ”となり１画面になる。DOTは
表示データであり、表示期間中、BLNK信号が
入らない期間にドツトデータが表示データとして
発生される。さらにLCDの場合、FRM，DY，
LP信号が発生され、LPは前述のようにHSYNC
に相当する信号であり、DYはコモン開始位置を
示す信号でVSYNCに相当し、FRMは図におい
てはDYの周期で一周期となつている。
る。BLNKが“Ｌ”から“Ｈ”に上つて表示期
間となり、HSYNCが“Ｈ”の間が水平同期信号
期間であり、その前後を含む期間が表示されない
ようにBLNK信号で抑えている。４列以下に示
している波形は破線で示すごとく圧縮された表示
となつており、BLNKに対応するそれぞれの区
間にHSYNCがあり、あとHSYNCが集まつて
VSYNCが“Ｈ”となり１画面になる。DOTは
表示データであり、表示期間中、BLNK信号が
入らない期間にドツトデータが表示データとして
発生される。さらにLCDの場合、FRM，DY，
LP信号が発生され、LPは前述のようにHSYNC
に相当する信号であり、DYはコモン開始位置を
示す信号でVSYNCに相当し、FRMは図におい
てはDYの周期で一周期となつている。
以上、一実施例を示したが、本発明はこれに限
るものではなく多くの変形が可能であり、例え
ば、HSYNC，VSYNCは出力信号として説明し
たが、外部より入力するようにしても同様であ
る。CLKは表示データに対して任意（整数倍）
のクロツクで良い。また表示メモリアドレスへの
データは説明のため端子を入力と出力毎に分けて
示したが、端子を節約するために入出力であつて
も同様である。
るものではなく多くの変形が可能であり、例え
ば、HSYNC，VSYNCは出力信号として説明し
たが、外部より入力するようにしても同様であ
る。CLKは表示データに対して任意（整数倍）
のクロツクで良い。また表示メモリアドレスへの
データは説明のため端子を入力と出力毎に分けて
示したが、端子を節約するために入出力であつて
も同様である。
発明の効果
以上詳記したごとく、LCD表示では独特のタ
イミング信号が要求されるが、表示はCRT表示
と共通する動作も多いため、CRT表示制御回路
５と、液晶表示制御回路６とを１チツプ内に有
し、前記CRT表示制御回路５は、水平同期信号
を第１の外部端子に出力する水平同期制御ブロツ
ク１６と、前記水平同期信号に基づいて垂直同期
信号を第２の外部端子に出力する垂直同期制御ブ
ロツク１７と、前記水平同期信号及び前記垂直同
期信号を受けてCRT表示画面の始まり又は終り
を示す表示位置信号を第３の外部端子に出力する
表示位置制御ブロツク１５とを具備し、前記液晶
表示制御回路６は、前記表示位置信号の表示期間
にデータパルスを第４の外部端子に出力するセグ
メント制御ブロツクと、前記表示位置信号の表示
期間の始まり又は終りに応答して極性を反転させ
るフレーム信号を第５の外部端子に出力するフレ
ーム制御ブロツクと、前記水平同期信号に応答し
たラツチパルスを第６の外部端子に出力すると共
に前記表示位置信号及び前記垂直同期信号から液
晶表示の開始を示すコモン開始信号を第７の外部
端子に出力するコモン制御ブロツクとを具備する
ことを特徴とする表示制御集積回路である本発明
により、CRT表示制御回路に異なる部分の信号
を発生する回路を内蔵し、１チツプ化した表示制
御回路とすることによつてコストダウン、小型化
及び低消費電力化が期待できる。
イミング信号が要求されるが、表示はCRT表示
と共通する動作も多いため、CRT表示制御回路
５と、液晶表示制御回路６とを１チツプ内に有
し、前記CRT表示制御回路５は、水平同期信号
を第１の外部端子に出力する水平同期制御ブロツ
ク１６と、前記水平同期信号に基づいて垂直同期
信号を第２の外部端子に出力する垂直同期制御ブ
ロツク１７と、前記水平同期信号及び前記垂直同
期信号を受けてCRT表示画面の始まり又は終り
を示す表示位置信号を第３の外部端子に出力する
表示位置制御ブロツク１５とを具備し、前記液晶
表示制御回路６は、前記表示位置信号の表示期間
にデータパルスを第４の外部端子に出力するセグ
メント制御ブロツクと、前記表示位置信号の表示
期間の始まり又は終りに応答して極性を反転させ
るフレーム信号を第５の外部端子に出力するフレ
ーム制御ブロツクと、前記水平同期信号に応答し
たラツチパルスを第６の外部端子に出力すると共
に前記表示位置信号及び前記垂直同期信号から液
晶表示の開始を示すコモン開始信号を第７の外部
端子に出力するコモン制御ブロツクとを具備する
ことを特徴とする表示制御集積回路である本発明
により、CRT表示制御回路に異なる部分の信号
を発生する回路を内蔵し、１チツプ化した表示制
御回路とすることによつてコストダウン、小型化
及び低消費電力化が期待できる。
第１図は本発明の表示制御集積回路におけるシ
ステム構成の例を示す図、第２図は本発明の表示
制御集積回路の概要図、第３図は本発明の表示制
御集積回路の各出力信号を示す図、第４図は
LCD表示パネル部を示す図、第５図は本発明の
表示制御集積回路の構成図、第６図は本発明の表
示制御集積回路における各信号の波形図。 主な符号、１……表示データメモリ、２……表
示制御IC、３……CRT、４……LCD、５……
CRT表示制御回路、６……LCD表示制御回路、
７……CRT表示タイミング信号、８……LCD表
示タイミング信号。
ステム構成の例を示す図、第２図は本発明の表示
制御集積回路の概要図、第３図は本発明の表示制
御集積回路の各出力信号を示す図、第４図は
LCD表示パネル部を示す図、第５図は本発明の
表示制御集積回路の構成図、第６図は本発明の表
示制御集積回路における各信号の波形図。 主な符号、１……表示データメモリ、２……表
示制御IC、３……CRT、４……LCD、５……
CRT表示制御回路、６……LCD表示制御回路、
７……CRT表示タイミング信号、８……LCD表
示タイミング信号。
Claims (1)
- 【特許請求の範囲】 １ CRT表示制御回路５と、 液晶表示制御回路６とを１チツプ内に有し、前
記CRT表示制御回路５は、水平同期信号を第１
の外部端子に出力する水平同期制御ブロツク１６
と、前記水平同期信号に基づいて垂直同期信号を
第２の外部端子に出力する垂直同期制御ブロツク
１７と、前記水平同期信号及び前記垂直同期信号
を受けてCRT表示画面の始まり又は終りを示す
表示位置信号を第３の外部端子に出力する表示位
置制御ブロツク１５とを具備し、 前記液晶表示制御回路６は、前記表示位置信号
の表示期間にデータパルスを第４の外部端子に出
力するセグメント制御ブロツクと、前記表示位置
信号の表示期間の始まり又は終りに応答して極性
を反転させるフレーム信号を第５の外部端子に出
力するフレーム制御ブロツクと、前記水平同期信
号に応答したラツチパルスを第６の外部端子に出
力すると共に前記表示位置信号及び前記垂直同期
信号から液晶表示の開始を示すコモン開始信号を
第７の外部端子に出力するコモン制御ブロツクと
を具備することを特徴とする表示制御集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59107287A JPS60250395A (ja) | 1984-05-26 | 1984-05-26 | 表示制御集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59107287A JPS60250395A (ja) | 1984-05-26 | 1984-05-26 | 表示制御集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60250395A JPS60250395A (ja) | 1985-12-11 |
| JPH0322637B2 true JPH0322637B2 (ja) | 1991-03-27 |
Family
ID=14455263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59107287A Granted JPS60250395A (ja) | 1984-05-26 | 1984-05-26 | 表示制御集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60250395A (ja) |
-
1984
- 1984-05-26 JP JP59107287A patent/JPS60250395A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60250395A (ja) | 1985-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2799095B2 (ja) | 液晶表示器駆動装置 | |
| US5610621A (en) | Panel display control device | |
| JPS62280799A (ja) | ビデオインターフェース方法及び装置 | |
| CN100555396C (zh) | 定时信号生成电路、电子设备、显示装置、图像接收装置和驱动方法 | |
| JP2809180B2 (ja) | 液晶表示装置 | |
| JPS59116790A (ja) | マトリクス型表示装置の駆動回路 | |
| JPS646478B2 (ja) | ||
| JP2002023713A (ja) | マルチ・タイミング・コントローラーを有する液晶表示装置（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙＤｅｖｉｃｅｗｉｔｈＭｕｌｔｉ−ｔｉｍｉｎｇＣｏｎｔｒｏｌｌｅｒ） | |
| KR100494713B1 (ko) | 액정표시장치 | |
| JPH0322637B2 (ja) | ||
| JPH0322638B2 (ja) | ||
| KR100318384B1 (ko) | 액정표시장치 및 그 구동 방법 | |
| JP3258082B2 (ja) | 液晶表示装置およびその走査用集積回路 | |
| KR19980060002A (ko) | 액정 표시 장치의 게이트 구동 집적 회로 | |
| JP2822421B2 (ja) | 走査型表示装置 | |
| JPH0359596A (ja) | 液晶表示装置 | |
| JPS6292995A (ja) | 液晶表示装置 | |
| JP2540686Y2 (ja) | 液晶表示装置 | |
| JPH0316035B2 (ja) | ||
| KR100194692B1 (ko) | 0번 게이트 라인의 구동 신호 발생 회로 | |
| JPH07295745A (ja) | 表示一体型タブレット装置 | |
| KR940010480B1 (ko) | 액정 모니터의 커서 발생회로 | |
| JPS6050592A (ja) | ドットマトリクス液晶表示装置の駆動回路 | |
| JPS5852595B2 (ja) | マトリスク型液晶表示装置の駆動方法 | |
| JPS6231894A (ja) | 液晶駆動回路 |