JPH0322728A - 二重化系回路におけるバッファチェック - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 二重化された各回路の出力をバッファを介して結合して
何れか１方のバッファ出力を取り出す場合の出力バッフ
ァのチェック方法に関し、二重化系の出力側をなすバッ
ファの障害も検出することが出来る二重化系回路を提供
することを目的とし、 比較手段でＯ系／１系パターン発生手段の出力と、ダミ
ータイムスロットに挿入し、Ｏ系／ｌ系バッファを介し
た０系／ｌ系パターン発生手段のパターン出力とが一致
した場合は、０系のバッファ出力を出力データとして取
り出し、比較手段での比較結果が不一致の場合は比較手
段からの不一致信号により切替制御回路をアクセスし、
１系のバッファ出力を出力データとして取り出すように
切替制御回路にて切替え制御するように構或する。

〔産業上の利用分野〕

本発明は、二重化された各回路の出力をバッファを介し
て結合して何れか１方のバッファ出力を取り出す場合の
出力バッファのチェック方法に関する。

信頼度を高めるために二重化された回路の出力側を結合
するために、バッファを介して結合し何れか一方のバッ
ファ出力を取り出す処理がなされる場合が多い。

〔従来の技術〕

第４図は二重化系回路の従来例を説明する図、第５図は
従来例の二重化系回路におけるタイムチャートを説明す
る図をそれぞれ示す。

第４図はディジタルデータの同期検出，位相合わせやア
ラームを検出処理するデータ処理系を二重化した回路（
ｂ），　（Ｃ）を示し、その二重化した回路（ｂ），　
（Ｃ）の構或は同一構威であり、その構或は、同期検出
，位相合わせやアラーム検出を行うデータ処理回路１１
．２１と、 データ処理回路１１．２１の出力を取り出すためのバッ
ファ１２．２２と、 データ処理回路１１．２１でデータの同期検出や位相合
わせ等で異常が検出された場合一方の系から他方の系へ
の切替えを制御する切替制御回路１３．２３とを具備し
ている。

尚、二重系回路（ｂ）．　（Ｃ）のバッファ１２及び２
２の出力側は結合され結合部（ａ）をなし、何方か一方
のバッファ出力を取り出すようになっている。

第５図のタイムチャートは、第４図に示した二重化され
たデータ処理系のデータの流れを示すもので、入力した
ディジタルデータを上述のような処理を施して取り出す
までのタイムチャートである。

以下第４図．第５図を用いて動作を説明する。

即ち、入力するディジタルデータは第５図（１）で示す
ようにタイムスロット（以下ＴＳと称する）を用いて運
ばれてくる。

第５図（１）はＴＳＩ，ＴＳ２，ＴＳ３を使用して運ば
れ、ＴＳＩとＴＳ２の間にグミーＴＳＩ，ダミーＴＳ２
が挿入されているものとした場合である。

このような状態で入力したディジタルデータは二重化さ
れたそれぞれのデータ処理回路１ｌ．２ｌにて同期検出
，位相合わせやアラーム検出を行い第５図（２）．　（
３）に示すようにそれぞれの系のバッファ１２．２２へ
送出され、０系又はｌ系のバッファ１２．２２の出力側
をなす結合部（ａ）を介して取り出される。

上述のように、二重化系回路（ｂ），　（Ｃ）において
はパッファ１２．２２の入力側までは両系とも同一デー
タを同一タイミングで処理され、一方の系のバッファ１
２．２２をアクティブにすることにより処理されたデー
タ．を取り出す。

第５図（４）はデータ処理回路１ｌ又は２１で既述のよ
うに異常が検出され、切替制御回路１３及び２３を通じ
てバッファ１２．２２をアクティブに切替えた時の例を
示し、ＴＳ１にて０系又は１系のバッファ１２．２２を
アクティブにし、もしアクティブにした系のデータ処理
回路１１．２１で既述のような異常が検出された場合、
データ処理回路１１．２１からの信号により切替制御回
路１３又は２３は自バッファ１２．２２を非動作状態に
し、他方の切替制御回路２３又は１３を介して他方のバ
ッファ２２又１２をアクティブにして、アクティブ側の
バッファ２２又ｌ２を介して処理されたデータを結合部
（ａ）を通じて取り出す。

第５図（５）はバッファ１２．２２を介してディジタル
データを取り出した状況を示し、第５図（１）と同一状
態でＴＳＩ，グミーＴＳＩ，ダ５−ＴＳ２，ＴＳ２，Ｔ
Ｓ３の順で取り出している。

〔発明が解決しようとする課題〕

第４図に示す従来例のような場合、通常二重化されたバ
ッファ１２．２２の異常は検出されず、もしアクティブ
状態にあるバッファ１２．２２が動作異常等の障害が発
生した場合でも他方への系切り替えが行われず、そのま
ま障害のバッファ１２．２２を介してデータが取り出さ
れる。

従って、二重化系回路（ハ）．（Ｃ）の出力を受信した
図示省略した例えばデータ変換回路等でエラーとなり、
そのエラーの処理に多くの時間を要することになる。

しかし、より高品質のデータ処理が迅速になされること
が要求されるようになると、より信頼度の高い二重化系
が必要となる。

本発明は、二重化系の出力側をなすバッファの障害も検
出することが出来る二重化系回路を提供することを目的
とする。

〔課題を解決するための手段〕

第１図は本発明における二重化系回路のバッファチェッ
クの原理を説明する図を示す。

本発明の二重化系回路（ハ）、（ｃ）は、第４図で説明
したのと同様な動作を行う切替制御回路１３．２３と、
０系／１系パターン挿入手段１４．２４と、Ｏ系／１系
パターン発生手段１７．２７と、比較手段１８．２８と
を具備し、 上述の０系／１系パターン挿入手段１４．２４は、ある
決められたデータパターンをダミータイムスロットに挿
入するものであり、 ０系／１系パターン発生手段１７．２７は、Ｏ系／１系
パターン挿入手段１４．２４でダミータイムスロットに
挿入するデータパターンを発生するものであり、 比較手段１８．２８は、Ｏ系／１系パターン発生手段１
７．２７の出力と０系／１系パターン挿入手段１４．２
４の出力を０系／１系バッファ１２．２４を介した出力
を比較するものであり、比較手段１８．２８による比較
結果が不一致の場合は不一致信号により切替制御回路１
３．２３をアクセスし、アクト系のバッファ出力を停止
し非アクト系のバッファ出力を出力データとして取り出
すように切替制御回路１３．２３にて制御するものであ
り、 かかる方法でバッファをチェックしアクト系を切替え制
御することにより、本課題を解決するための手段とする
。

〔作　用〕

比較手段１８．２８で０系／１系パターン発生手段１７
．２７の出力と、この出力をダミータイムスロットに挿
入しＯ系／ｌ系バッファ１２．２４を介したパターン出
力とが一致した場合は、例えば０系のバッファ出力を出
力データとして取り出し、不一致の場合は１系のバッフ
ァ出力を出力データとして取り出ように切替制御回路１
３，２３にて切替制御することにより、出力側のバッフ
ァ１２．２４の障害も検出し異常のないデータを出力す
ることが可能となる。

〔実施例〕

以下本発明の要旨を第２図．第３図に示す実施例により
具体的に説明する。

第２図は本発明における二重化系回路のバッファチェッ
クの実施例を説明する図、第３図は本発明における二重
化系回路のバッファチェック時のタイムチャートを説明
する図をそれぞれ示す。

尚、全図を通じて同一符号は同一対象物を示す。

第２図に示す本発明のＯ系／１系の二重化系回路（ハ）
、（ｃ）は、第１図で説明したＯ系／１系バターン挿入
手段１４．２４としてパターン挿入回路１４ａ，２４ａ
， Ｏ系／１系パターン発生手段ＩＴ，２７としてパルスヂ
ヱネレータ（以下ＰＧと称する）１５ａ，２５ａ及びパ
ターン発生回路１６ａ，２６ａとからなるパターン発生
部１７ａ，２７ａ、比較手段１８．２８として比較回路
１８ａ．２８ａとから構威した例である。

尚、上述の符号１４ａ〜１８ａはＯ系回路を構成し、符
号２４ａ〜２８ａは１系回路を構或するもので、同一の
動作を行うものである。

又、上述のＯ系／１系回路（ｂ）．　（Ｃ）はこの他に
第４図で説明したのと同様な動作を行うデータ処理回路
１１，２１、バッファ１２，２２、切替制御回路１３．
２３を備えている。

更に、二重化系回路（ハ）、（ｃ）の入力側と出力側は
結合され、同一のデータが同時に入力し処理され、バッ
ファ１２．２２を介して二重に結合された出力側（これ
を二重結合部（ａ）と称している）から、一方のバッフ
ァ１２又は２２からデータを出力している。

本実施例のパターン発生回路１６ａ，２６ａはＰＧ１５
ａ，２５ａから発生するパルスをもとにある決められた
Ｏ／１交番のデータパターンを作威し、パターン挿入回
路１４ａ，２４ａを介してグミーＴＳに挿入するように
している。

第３図は上記処理を行う場合のタイムチャートを示し、
Ｏ系のパターン発生部１７ａからのデータパターン（第
３図ではパターン！で示す）をグミーＴＳＩに挿入し、
１系のパターン発生部２７ａからのデータパターン（第
３図ではパターン２で示す）をダミーＴＳ２に挿入した
場合の実施例を示す。

従って、今、０系のバッファ１２から出力側の二重結合
部（ａ）を介してデータを出力している場合、グミーＴ
ＳＩにＯ／１交番のデータパターンを挿入し、このグミ
ーＴＳＩに挿入したものとバッファ１２の出力側に取り
出された０／１交番のデータパターンとを比較回路１８
ａで比較し、一致した場合はバッファ１２に障害はない
ものとして、バッファｌ２からのデータを二重結合部（
ａ）を介して出力する。

もし、比較回路１８ａで比較した結果が不一致の場合は
、バッファ１２へ何らかの障害があるものとして、比較
回路１８ａは切替制御回路１３を介してバッファ１２か
らのデータ出力をストップし、切替制御回路１３にて１
系の切替制御回路２３をアクセスし、バッファ２２から
のデータ出力を二重結合部（ａ）を介して出力するよう
に切替え制御する。

尚、今、１系のバッファ２２から出力側の二重結合部（
ａ）を介してデータを出力している時にバッファ２２の
障害が検出された場合は、上記と同様な処理にてＯ系の
バッファ１２をアクト系にし、バッファ１２から出力側
の二重結合部（ａ）を介してデータを出力するように切
替え制御されることになる。

上述のような構或、処理にて二重化系回路（ロ）、（ｃ
）の出力側のバッファ１２．２２の障害も検出されるた
め、二重結合部（ａ）を介して出力されるデー夕は常に
正常なデータを出力することが可能となる． 〔発明の効果〕 以上のような本発明によれば、出力側のバッファチェッ
クが行われるため、障害箇所の判定に長時間を要せず、
常に正常なデータを出力する二重化系回路を提供するこ
とが出来る。

【図面の簡単な説明】

第１図は本発明における二重化系回路のバッファチェッ
クの原理を説明する図、 第２図は本発明における二重化系回路のバッファチェッ
クの実施例を説明する図、 第３図は本発明における二重化系回路のバッファチェッ
ク時のタイムチャートを説明する図、 第４図は二重化系回路の従来例を説明する図、第５図は
従来例の二重化系回路におけるタイムチャートを説明す
る図、 をそれぞれ示す。 図において、 １１．２１はデータ処理回路、 １２．２２はバッファ、 １３．２３は切替制御回路、 １４．２４はＯ系／１系パターン挿入手段、１４ａ，２
４ａはパターン挿入回路、 １５ａ，２５ａはＰＣ， １６ａ，２６ａはパターン発生回路、 １７．２７は０系／１系パターン発生手段、１７ａ，２
７ａはパターン発生部、 １８．２８は比較手段、 １８ａ，２８ａは比較回路、 をそれぞれ示す。 本発明における二重化系回路のバッファチェックの原理
を説明する図第１図

Claims (1)

1. 【特許請求の範囲】 複数のタイムスロットに乗せて入力するディジタルデー
   タの同期検出、アラーム検出及び位相合わせを行うデー
   タ処理系が二重化されおり、その一方の系から処理され
   たデータを取り出す二重化系回路において、 ある決められたデータパターンをある特定のデータを挿
   入するためのダミーとして確保されているダミータイム
   スロットに挿入する０系／１系パターン挿入手段（１４
   、２４）と、 前記０系／１系パターン挿入手段（１４、２４）で前記
   ダミータイムスロットに挿入する該データパターンを発
   生する０系／１系パターン発生手段（１７、２７）と、 前記０系／１系パターン発生手段（１７、２７）の出力
   と前記０系／１系パターン挿入手段（１４、２４）の出
   力を一時的に保持する０系／１系バッファ（１２、２２
   ）を介して二重化系回路（（ｂ）、（ｃ））の出力側を
   なす結合部（（ａ））に送出した時の挿入パターン出力
   とを比較する比較手段（１８、２８）とを設け、 前記比較手段（１８、２８）で前記０系／１系パターン
   発生手段（１７、２７）の出力と、前記ダミータイムス
   ロットに挿入し、前記０系／１系バッファ（１２、２２
   ）を介した前記０系／１系パターン発生手段（１７、２
   ７）のパターン出力とが一致した場合は、０系のバッフ
   ァ出力を出力データとして取り出し、 前記比較手段（１８、２８）での比較結果が不一致の場
   合は前記比較手段（１８、２８）からの不一致信号によ
   り切替制御回路（１３、２３）をアクセスし、１系のバ
   ッファ出力を出力データとして取り出すように前記切替
   制御回路（１３、２３）にて切替え制御することを特徴
   とする二重化系回路におけるバッファチェック。