JPH03227518A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03227518A JPH03227518A JP2244890A JP2244890A JPH03227518A JP H03227518 A JPH03227518 A JP H03227518A JP 2244890 A JP2244890 A JP 2244890A JP 2244890 A JP2244890 A JP 2244890A JP H03227518 A JPH03227518 A JP H03227518A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- active layer
- layer region
- type active
- insulator film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、メサ分離を有する半導体装置に関するもので
ある。
ある。
従来の技術
従来の技術の一例として、Ｇ ａ Ａ ｓ Ｍ Ｅ Ｓ
Ｆ Ｅ Ｔで用いられてきた構造を第３図に示す。第
３図（ａ）は素子平面図である。第３図（ｂ）は第３図
（ａ）の中心線Ｃに沿って切断した断面を示す。第３図
において、２はｎ型活性層領域である。３はショットキ
ー電極で、ゲート電極として機能する。４はオーミック
電極で、ソース、及び、ドレイン電極として機能する。
Ｆ Ｅ Ｔで用いられてきた構造を第３図に示す。第
３図（ａ）は素子平面図である。第３図（ｂ）は第３図
（ａ）の中心線Ｃに沿って切断した断面を示す。第３図
において、２はｎ型活性層領域である。３はショットキ
ー電極で、ゲート電極として機能する。４はオーミック
電極で、ソース、及び、ドレイン電極として機能する。
Ｌは電極３のパターン幅で、ＦＥＴのゲート長である。
Ａは電極３かメサ段差と交差する部分を示す。ショット
キー電極３のｎ型活性層領域２の上に位置する部分のパ
ターン幅（ゲート長〉Ｌは、通常１μｍ以下である。そ
のためにショットキー電極３がメサ段差を横切る部分Ａ
でショットキー電極が断線を起こし易い。それを防止す
るために第３図（ａ）に示すようにＡ付近のパターン幅
を広げる。
キー電極３のｎ型活性層領域２の上に位置する部分のパ
ターン幅（ゲート長〉Ｌは、通常１μｍ以下である。そ
のためにショットキー電極３がメサ段差を横切る部分Ａ
でショットキー電極が断線を起こし易い。それを防止す
るために第３図（ａ）に示すようにＡ付近のパターン幅
を広げる。
発明が解決しようとする課題
ＧａＡｓＭＥＳＦＥＴにおいて、素子機能を向上させ、
素子雑音を低減するためには、ゲート長りを短くする必
要がある。素子性能を向上させるという点では、メサ段
差部Ａのゲートパターン幅を広げることは望ましくない
。第３図（ａ）のＡ付近で発生する雑音によって、雑音
指数が著しく増大するからである。
素子雑音を低減するためには、ゲート長りを短くする必
要がある。素子性能を向上させるという点では、メサ段
差部Ａのゲートパターン幅を広げることは望ましくない
。第３図（ａ）のＡ付近で発生する雑音によって、雑音
指数が著しく増大するからである。
さらに実際には、ショットキー電極３のパターンを重ね
合わせする際の重ね合わせ誤差で、パターン幅の広い部
分がｎ型活性層領域２上に重なり素子性能をより劣化さ
せる。
合わせする際の重ね合わせ誤差で、パターン幅の広い部
分がｎ型活性層領域２上に重なり素子性能をより劣化さ
せる。
Ａ付近のショットキー電極３のパターン幅を広げない場
合は、断線によって歩留まりが低下する。特に高性能Ｇ
ａ Ａ ｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔでは、ゲート長
しは０．２５〜０．３５μｍ程度でパターン幅を拡張せ
ずに断線を防止するのは難しい。
合は、断線によって歩留まりが低下する。特に高性能Ｇ
ａ Ａ ｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔでは、ゲート長
しは０．２５〜０．３５μｍ程度でパターン幅を拡張せ
ずに断線を防止するのは難しい。
従来の技術には、以上に述べたような問題点がある。
課題を解決するための手段
以上に述べた問題点を解決するために本発明では、メサ
分離の段差と電極が交差する箇所の、電極と半導体基板
の間に絶縁体膜を設ける。断線を防止するために、電極
は、この絶縁膜上でパターン幅を広げた構造にする。
分離の段差と電極が交差する箇所の、電極と半導体基板
の間に絶縁体膜を設ける。断線を防止するために、電極
は、この絶縁膜上でパターン幅を広げた構造にする。
作用
このようにすれば、断線防止のためにパターン幅を拡張
する部分を絶縁体膜上に形成できる。これにより、ｎ型
活性層領域の上ではパターン幅を広げる必要がな（なり
、素子特性が向上する。
する部分を絶縁体膜上に形成できる。これにより、ｎ型
活性層領域の上ではパターン幅を広げる必要がな（なり
、素子特性が向上する。
実施例
第１図に本発明の一実施例を示す。第１図はＧ ａ Ａ
ｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔに本発明を適用した一実
施例である。第１図（ａ）は素子平面図、第１図（ｂ）
は、第１図（ａ）の中心線Ｃにおいて切断した断面であ
る。
ｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔに本発明を適用した一実
施例である。第１図（ａ）は素子平面図、第１図（ｂ）
は、第１図（ａ）の中心線Ｃにおいて切断した断面であ
る。
第１図において、■は絶縁体膜で化学的気相成長法で堆
積した酸化珪素膜である。２はｎ型活性層領域である。
積した酸化珪素膜である。２はｎ型活性層領域である。
３はショットキー電極でＭＥＳＦＥＴのゲート電極とし
て機能する。４はオーミック電極で、一方がソース電極
、他方がドレイン電極として機能する。５はエツチング
によって露出させたＧａＡｓ基板の半絶縁性部分である
。Ａはｎ型活性層領域２からなるメサパターンの段差と
電極３が交差する部分を示す。Ｌはゲート長である。
て機能する。４はオーミック電極で、一方がソース電極
、他方がドレイン電極として機能する。５はエツチング
によって露出させたＧａＡｓ基板の半絶縁性部分である
。Ａはｎ型活性層領域２からなるメサパターンの段差と
電極３が交差する部分を示す。Ｌはゲート長である。
Ｗは絶縁体パターン幅である。電極３が横切る段差部に
は絶縁体膜１が形成される。よって、電極３のパターン
は、第１図（ａ）に示すように絶縁体膜１上で拡張され
る。ｎ型活性層領域２と絶縁体膜１の間で、電極３の断
線が生じないように、第１図（ｂ）に示すように絶縁体
膜１はｎ型活性層領域２と同一平面になるように形成す
る。
は絶縁体膜１が形成される。よって、電極３のパターン
は、第１図（ａ）に示すように絶縁体膜１上で拡張され
る。ｎ型活性層領域２と絶縁体膜１の間で、電極３の断
線が生じないように、第１図（ｂ）に示すように絶縁体
膜１はｎ型活性層領域２と同一平面になるように形成す
る。
第２図に絶縁体膜形成方法を示す。第２図（ａ）。
（ｂ＞ 、 （ｃ）は平面図、第２図Ｃｂ） 、 （ｄ
） 、 （ｆ）は断面図である。第２図（ａ） 、 （
ｂ）においてＧａＡｓ基板上にメサ分離パターンを形成
する。第２図（Ｃ） 、 （ｄ）において、化学的気相
成長法で酸化珪素膜を全面に堆積する。この際、堆積条
件を変化させて酸化珪素膜の断面形状を変化させること
で、続くエツチング後の絶縁体パターン幅Ｗを変えるこ
とができる。
） 、 （ｆ）は断面図である。第２図（ａ） 、 （
ｂ）においてＧａＡｓ基板上にメサ分離パターンを形成
する。第２図（Ｃ） 、 （ｄ）において、化学的気相
成長法で酸化珪素膜を全面に堆積する。この際、堆積条
件を変化させて酸化珪素膜の断面形状を変化させること
で、続くエツチング後の絶縁体パターン幅Ｗを変えるこ
とができる。
第２図（ｅ） 、 （ｆ）において反応性イオンエツチ
ング法により酸化珪素膜を、ｎ型活性層領域２と同一平
面になるまでエツチングする。その後、電極を形成して
、第１図の構造を得る。
ング法により酸化珪素膜を、ｎ型活性層領域２と同一平
面になるまでエツチングする。その後、電極を形成して
、第１図の構造を得る。
なお、絶縁体膜としては、スピンオンガラスを用いても
よい。この場合は、塗布時の回転数を変化することで絶
縁体膜の形状を変化できる。
よい。この場合は、塗布時の回転数を変化することで絶
縁体膜の形状を変化できる。
このようにすれば、絶縁体膜１はｎ型活性層領域２と同
一平面に形成される。また、段差部分はすべて絶縁体膜
で形成されているので、ショットキー電極３のパターン
幅は、ｎ型活性層領域２の上では広げる必要がない。こ
れにより、素子性能、特に、低雑音性能が向上する。
一平面に形成される。また、段差部分はすべて絶縁体膜
で形成されているので、ショットキー電極３のパターン
幅は、ｎ型活性層領域２の上では広げる必要がない。こ
れにより、素子性能、特に、低雑音性能が向上する。
また、第１図（ａ）において、電極３が上下方向に位置
ずれをした場合でも、Ａで示すパターン幅拡張部分のｎ
型活性層領域２の上への重なりが少なくなるので、絶縁
体膜１の輻Ｗに応じて、許容されるショットキー電極３
の重ね合わせ誤差の許容範囲が広がる。更に、絶縁体膜
１上のパターン幅は、素子性能に影響を与えないので、
Ａの部分の拡張幅を従来よりも太き（することができ、
断線を防止できる。これらによって、パターン歩留まり
、性能歩留まりが向上する。
ずれをした場合でも、Ａで示すパターン幅拡張部分のｎ
型活性層領域２の上への重なりが少なくなるので、絶縁
体膜１の輻Ｗに応じて、許容されるショットキー電極３
の重ね合わせ誤差の許容範囲が広がる。更に、絶縁体膜
１上のパターン幅は、素子性能に影響を与えないので、
Ａの部分の拡張幅を従来よりも太き（することができ、
断線を防止できる。これらによって、パターン歩留まり
、性能歩留まりが向上する。
発明の効果
本発明によれば、以上に述べたように、ｎ型活性層領域
の上ではパターン幅を広げる必要がなくなるから、素子
特性が向上するという効果が得られる。
の上ではパターン幅を広げる必要がなくなるから、素子
特性が向上するという効果が得られる。
第１図（ａ）は本発明をＧａＡｓＭＥＳＦＥＴに適用し
た一実施例の平面図、第１図（ｂ）は第１図（ａ）の中
心線Ｃで切断した断面図、第２図（ａ） 、 （ｃ）
、 （ｅ）は上記実施例における絶縁体パターン形成方
法を示す平面図、第２図（ｂ） 、 （ｄ） 、 （Ｔ
）はその断面図、第３図（ａ）は従来のＧ ａ Ａ ｓ
Ｍ Ｅ Ｓ Ｆ Ｅ Ｔにおイテ用いられてきた構造
の一例の平面図、第３図（ｂ）は第３図（ａ）の中心線
Ｃで切断した断面図である。 １・・・・・・絶縁体膜、２・・・・・・ｎ型活性層領
域、３・・・・・・ショットキー電極（ゲート）、４・
・・・・・オーミック電極（ソース、ドレイン）、５・
・・・・・半絶縁性基板、Ａ・・・・・・パターン幅拡
張部分（メサ段差との交差部分）、Ｃ・・・・・・中心
線、Ｌ・・・・・・ゲート長、Ｗ・・・・・・絶縁体パ
ターン幅。
た一実施例の平面図、第１図（ｂ）は第１図（ａ）の中
心線Ｃで切断した断面図、第２図（ａ） 、 （ｃ）
、 （ｅ）は上記実施例における絶縁体パターン形成方
法を示す平面図、第２図（ｂ） 、 （ｄ） 、 （Ｔ
）はその断面図、第３図（ａ）は従来のＧ ａ Ａ ｓ
Ｍ Ｅ Ｓ Ｆ Ｅ Ｔにおイテ用いられてきた構造
の一例の平面図、第３図（ｂ）は第３図（ａ）の中心線
Ｃで切断した断面図である。 １・・・・・・絶縁体膜、２・・・・・・ｎ型活性層領
域、３・・・・・・ショットキー電極（ゲート）、４・
・・・・・オーミック電極（ソース、ドレイン）、５・
・・・・・半絶縁性基板、Ａ・・・・・・パターン幅拡
張部分（メサ段差との交差部分）、Ｃ・・・・・・中心
線、Ｌ・・・・・・ゲート長、Ｗ・・・・・・絶縁体パ
ターン幅。
Claims (1)
- 電極とメサ分離の段差とが交差する箇所の前記電極と半
導体基板との間に絶縁体膜を設けたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2244890A JPH03227518A (ja) | 1990-02-01 | 1990-02-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2244890A JPH03227518A (ja) | 1990-02-01 | 1990-02-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03227518A true JPH03227518A (ja) | 1991-10-08 |
Family
ID=12083000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2244890A Pending JPH03227518A (ja) | 1990-02-01 | 1990-02-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03227518A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017045839A (ja) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1990
- 1990-02-01 JP JP2244890A patent/JPH03227518A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017045839A (ja) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| EP0447840B1 (en) | Compound semiconducteur device manufacturing process and a compound semiconducteur device manufactured by the same | |
| KR0179116B1 (ko) | 자가정렬형 티형 게이트 제조방법 | |
| JPH0472381B2 (ja) | ||
| US5483089A (en) | Electrically isolated MESFET | |
| JPH03227518A (ja) | 半導体装置 | |
| US6383853B2 (en) | Method of fabricating semiconductor device | |
| JPH02140942A (ja) | 半導体装置の製造方法 | |
| JP3144089B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2591480B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5838945B2 (ja) | シヨット障壁型電界効果トランジスタの製造方法 | |
| JPS6323669B2 (ja) | ||
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| JP2605647B2 (ja) | 半導体装置の製造方法 | |
| USRE28952E (en) | Shaped riser on substrate step for promoting metal film continuity | |
| JP2557432B2 (ja) | 電界効果トランジスタ | |
| JP2503667B2 (ja) | 半導体装置の製造方法 | |
| JP3123445B2 (ja) | 半導体装置の製造方法 | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JP2002009275A (ja) | 電界効果型化合物半導体装置 | |
| JPH01166573A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0855863A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS5923101B2 (ja) | 半導体装置の製造方法 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 |