JPH0322760A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野〉 本発明は密着形イメージセンサを有する画像読取装置に
係り、特に読み取り画像データの黒レベルのシエーディ
ング補正処理に関する。

（従来の技術〉 ファクシミリ、イメージスキャナ、デイジタル複写機等
原稿上の画像情報を読み取って入力する装置においては
、照明光源からの光を原稿面に照射し、その反射光をリ
ニアイメージセンサに導いて光電変換することが行われ
ている。具体的な方法としては、原稿を蛍光灯で照明し
、その反射光像を球面レンズを用いて例えばＣＯＤイメ
ージセンサ（ＩＣタイプ〉の受光素子の上に縮小して結
像するように構或したものと、ＬＥＤアレイなどの固体
光源で原稿を照明し、その反射光像をロッドレンズアレ
イ等の等倍正立詰像光学系を用いて、原稿幅と同じ長さ
に配列したリニアイメージセンサの受光素子上に１＝１
の倍率にて結像して読み取り走査を行うものとがある．
後者の方法は密着形イメージセンサと称し、前者の方法
における球面レンズ光学系により光路長が大きくなるの
を改善できる特長があるところから、装置の小形化のた
めに、近年その利用が漸次増えている。

第４図は従来のこの種のマルチチップタイプのＣＯＤ密
着形イメージセンサを用いた画像読取装置の一例を示し
たブロック図である。コントロール回路１１は、画像読
取装置を動作させるために必要な種々の制御信号１００
〜８００を、例えばファクシミリやイメージスキャナ装
置等からクロックパルス、スタート信号等の供給を受け
て発生する。ＣＣＤドライバ回路１２は、コントロール
回路１１からＣＣＤイメージセンサを駆動するためのク
ロック、シフト及びリセットの制御用パルスを受けてこ
れを増幅し、ＣＣＤセンサ１３の各チップに供給する．
これによって、ＣＣＤセンサ１３を構戒するチップ＃１
、＃２、＃３、＃４が順次駆動されて、原稿の濃淡情報
の光電変換と信号電荷の蓄積及び転送を行う。この際、
ＣＯＤチップ＃１〜＃４の有効画素信号が連続化される
ように、ＣＣＤチップ＃１〜＃４が駆動される。

こうして、ＣＣＤセンサ１３の各チップからは、プラス
数Ｖの出力直流電圧を基準とし、そこから下方に数十ｍ
Ｖで約１０ビットの光シールド画素信号と、読取原稿の
濃淡に応じて数十ｍＶないし数百ｍＶのパルス的なアナ
ログの有効画素信号がシリアルに出力される。これら画
素信号は、インピーダンスが高くノイズを拾いやすいの
で、直ちにエミッタフォロワ回路等から或るバッファア
ンブ１４に入力されて、低インピーダンス化された後、
クランプ回路１５に入力される。クランプ回路１５はＣ
ＣＤの各チップ＃１〜＃４から出力される前記出力直流
電圧を所定電位にクランブする。

クランブ回路１５から所定電位を基準として出力される
アナログ画素信号は、アナログマルチブレクサ１６０と
１６８に入力され、ここでＣＣＤセンサ１３のチップ＃
１〜＃４の配列の奇数番目と偶数番目とに分けて多重化
される。即ち、チップ＃１と＃３はアナログマルチプレ
クサ１６０によって、チップ＃２と＃４はアナログマル
チブレクサ１６ｅによってそれぞれ多重化される．この
多重化された画素信号は依然としていずれもパルス的な
アナログ信号であり、このままでは処理しにくい．そこ
で、マルチプレクサ１６０、１６ｅの出力はサンプルホ
ールド回路１７０、１７ｅによりＣＣＤチップ配列の奇
数番目と偶数番目とに対応して、サンプリングされてホ
ールドされ、連続した画素信号となる．この信号は数十
ｍＶないし数百ｍＶとレベルが小さいため、アンプ１８
Ｇと１８８によってＡ／Ｄ変換に必要なレベルまで増幅
される。然る後この信号は、Ａ／Ｄコンバータ１８０と
１８ｅに供給され、前述したと同じようにＣＣＤ１３の
チップ＃１〜＃４の奇数番目と偶数番目とに対応して、
それぞれアナログ画素信号のレベルに対応したバイナリ
なディジタル信号、例えば８ビットのディジタル信号に
変換される．ここで、前記ディジタル化された画素信号
は一つのＣＣＤチップのアナログ出力信号に対応して、
無効画素である光シールド画素信号と本来の読取画像情
報を含む有効画素信号とがシリアルな形で出力される。

Ａ／Ｄコンバータ１９０はＣＣＤチップ＃１〜＃４の偶
数番目のチップから得られる光シールド信号をラッチ回
路２００に出力し、Ａ／Ｄコンバータ１９ｅはＣＣＤチ
ップ＃１〜＃４の偶数番目のチップから得られる光シー
ルド信号をラッチ回路２０ｅに出力する。

この為、ラッチ回路２００　、２０ｅはそれぞれＣＣＤ
チップ＃１〜＃４の奇数番目、偶数番目の光シールド信
号を保持し、その保持期間は各センサチップ毎にその走
査期間中、即ち有効画素信号の全出力期間に亙る．この
ようにしてラッチされた光シールド画素信号即ち、黒基
準信号はそれぞれディジタルマルチプレクサ２ｌｂに加
えられ、コントロール回路１１の制御の下にＣＣＤ１３
の４チップ＃１〜＃４が連続して一本の走査線に対応す
るような黒基準信号となる。この黒基準信号は画像信号
の暗時出力特性を補償するために使用される． 一方、Ａ／Ｄ：７ンバータ１９０と１９ｅから出力され
るＣＣＤチップ＃１〜＃４の奇数番目と偶数番目の有効
画素信号はそれぞれディジタルマルチブレクサ２１Ｗに
入力され、ディジタルマルチプレクサ２１１はコントロ
ール回路１１の制御の下に４個のチップ＃１〜＃４から
出力される有効画素信号が連続するように各信号を選択
して出力する。こうして得られた有効画素信号と前述し
た黒基準信号は演算回路２２に入力され、ここで画素毎
に有効画素信号から黒基準信号が減算される．又、同時
に前記有効画素信号と黒基準信号は比較回路２３に入力
され、ここで画素毎に有効画素信号と黒基準信号とのレ
ベルの大小が比較される．尚、コントロール回路１１は
ＣＣＤドライバ１２にＣＯＤ駆動用制御信号１００をク
ランプ回路１５にクランプ制御信号２００を、マルチプ
レクサ１６ｏ、１６ｅに選択制御信号３００を、サンプ
ルホールド回路１７ｏ、１７ｅにサンプルホールド制御
信号４００を、Ａ／Ｄコンバータ１９０、１９ｅにＡ／
Ｄ変換制御信号５００を、ラッチ回路２００　、２０ｅ
にラッチ制御信号６００を、ディジタルマルチブレクサ
２ｌｂ、２１ｗにマルチブレクサ制御信号７００を供給
して各部の動作タイミングを制御して、上記の各動作を
円滑に遂行させている。

ところで、ＣＣＤセンサ１３によって黒い部分の読取り
を行った際，多数の感光画素の感度ばらつきが原因とな
って有効画素信号のレベルが黒基準信号のそれより小さ
くなることがある。従って、このような有効画素信号に
関しては、前記演算回路２２による演算結果の絶対値が
大きくなって、あたかも白い原稿の読み取りを行ったよ
うな画像信号が得られる。これを回避するために、上記
比較回路２３の出力は画像信号制御回路２４に加えられ
る． 画像信号出力制御回路２４は前記比較回Ｊ！８２３の比
較結果によって常に原稿の濃淡に対応した画像信号を出
力する．即ち、前記比較回８２３により画素毎の有効画
素信号と黒基準信号とのレベルの大小を比較した結果、
もし有効画素信号のレベルが黒基準信号のレベルより小
さい場合、画像信号出力制御回路２４は前記演算回路２
２による演算結果の如何に拘らずＯを画像信号として出
力し、そうでない場合には前記演算回路２２による演算
結果を出力する． こうして画像信号出力制御回路２４から出力された画像
信号は、バッファ回路２５によりインピーダンスを下げ
て耐ノイズ性を高めた後、ファクシミリやイメージスキ
ャナ等（図示せず）の装置に画像情報として供給される
。しかし、装置とのインタフェースのためのケーブル数
を少なくしたい等の理由から、アナログの出力形態を必
要とする場合、第１図における破線内のＤ／Ａコンバー
タ２６およびバッファアンプ２７を付加して、前記ディ
ジタル画像信号を連続したシリアルのアナログ画像信号
に変換して前記ファクシミリ等の装置に出力する．尚、
コントロール回路１１はＤ／Ａコンバータ２６にＤ／Ａ
変換制御信号８００を供給してＤ／Ａコンバータ２６の
制御を行う．このような、従来の画像読取装置は、出力
画像信号が完全に連続であり、また、ディジタル化され
ているため、外乱ノイズに対して強く、Ｓ／Ｎ比が大き
くとれ、安定に動作する信頼性の高いものである．しか
し、ＣＣＤセンサ１３を構戒する全有効画素の暗時出力
電圧が画素の感度ばらつきによって一定でないため、演
算回路２２によって有効画素信号から黒基準信号を画素
毎に減算して、暗時出力特性を補償した画像信号を得て
も、この画像信号のりニアリティが厳密には各画素毎に
異なってしまうという不都合があった。

｛発明が解決しようとする課題｝ 上記の如くマルチチップタイプＣＣＤ密着形イメージセ
ンサを用いた従来の画像読取装置において、前記ＣＯＤ
密着型イメージセンサの有効画素信号から黒基準信号を
画素毎に減算して暗時出力特性を補償した読み取り画素
信号を得る構或では、全有効画素の暗時出力電圧が一定
でないため、厳密にはリニアリティが各画素で異なって
しまい、その分読み取り画像信号の品質が悪くなるとい
う欠点があった． そこで本発明は上記の欠点を除去するもので、イメージ
センサを構或する全有効画素から得られる画像信号のリ
ニアリティを均一化して読み取り画像の品質を向上させ
ることができる画像読取装置を提供することを目的とし
ている． 〔発明の構戒〕 （課題を解決するための手段） 本発明は、走査方向同一列に配列された光シールド画素
と有効画素を有する光電変換素子を複数個配列して或る
光電変換手段を備え、前記有効画素から得られた光電変
換信号に基づいて生或された有効画素信号から、前記光
シールド画素から得られた光電変換信号に基づいて生成
された無効画素信号を画素毎に減算することによって、
読み取り画像信号の暗時出力特性の補償を行う補償手段
を備えた画像読取装置において、前記有効画素の暗時出
力電圧値を画素毎に記憶する記憶手段と、この記憶手段
から前記画素毎の暗時出力電圧値を読み出す読み出し制
御手段と、前記有効画素信号から前記黒基準信号を減算
した結果から、前記読み出し制御手段によって前記記憶
手段から読み出された暗時出力電圧値を画素毎に減算す
る演算手段とを具備した構戒を有している． 〈作用〉 本発明の画像読取装置において、記憶手段は有効画素の
暗時出力電圧値を画素毎に記憶する。

読み出し制御手段は前記記憶手段から前記画素毎の暗時
出力電圧値を読み出す。演算手段は前記有効画素信号か
ら黒基準信号を減算した結果から、前記読み出し制御手
段によって前記記憶手段から読み出された暗時出力電圧
値を画素毎に減算する。

（実施例〉 以下、本発明の一実施例を従来例と同一部には同一符号
を付して図面を参照して説明する。第１図は本発明の画
像読取装置の一実施例を示したブロック図である。１ｌ
は装置の各部品及び装置全体の制御を行うコントロール
回路、１２はＣＣＤセンサ１３を駆動するＣＣＤドライ
バ、１３は原稿の濃淡像を光電変換するマルチチップタ
イプのＣＣＤセンサ、１４はＣＣＤセンサ１３の出力信
号をクランプ１５に出力するバッファアンプ、１５はバ
ッファ１４の各出力信号の基準電位を一定電圧にクラン
プするクランプ回路、１６０、１６ｅはクランブ回路１
５の各出力信号を所定の順序で選択して、シリアル化す
るマルチブレクサ、１７０、１７ｅはマルチプレクサ１
６０、１６ｅから出力されるシリアル信号をサンプルホ
ールドするサンプルホールド回路、１８Ｇ、１８ｅはサ
ンプルホールド回路１６０、１６ｅのホールド信号を増
幅するアンプ、１９０、１９ｅはアンプ１８０、１８ｅ
から出力されるアナログ信号をディジタル信号化するＡ
／Ｄコンバータ、２０ｂ、２０１１ＦはＡ／Ｄコンバー
タからのディジタル出力信号をラッチするラッチ回路、
２ｌｂ、２１Ｊはディジタル信号を選択して出力するデ
ィジタルマルチプレクサ、２２は画素毎に、有効画素信
号から黒基準信号を減算する演算回路、２３は画素毎に
、有効画素信号レベルと黒基準信号レベルとを比較する
比較回路、２４は常にＣＣＤセンサ１３にて読み取った
原稿の濃淡に対応した画像信号を出力する画像信号出力
制御回路、２５はインビーダンスを下げるバッファ回路
、２６はディジタル画像信号をアナログ化するＤ／Ａコ
ンバータ、２７はアナログ画像信号を増幅して出力する
アンプ、２８０、２８ｅはＡ／Ｄコンバータ１９０、１
９ｅから出力される無効画素毎の黒基準信号の平均値を
算出する平均値演算回路、２９はＣＣＤセンサ１３を構
成する全有効画素の画素毎の暗時出力電圧を記憶してい
るＲＯＭで、コントロール回路１１の読み出し制御信号
９００によって、画素毎の暗時出力電圧を演算回路２３
及び比較回路２４に出力する． 次に本実施例の動作について説明する。コントロール回
路１１は、画像読取装置を組込んで使用する装置、例え
ばファクシミリやイメージスキャナ装置等からクロック
パルス、スタート信号等の供給を受けて、第１図に示し
た装置の動作のために必要な種々の制御信号１００〜９
００を発生する。ＣＯＤドライバ回路１２は、コントロ
ール回路１１からＣＣＤイメージセンサを駆動するため
のクロック、シフト及びリセットの制御用パルスを受け
てこれを増幅し、ＣＣＤセンサ１３の各チップに供給す
る。これによって、ＣＣＤセンサ１３のチップ＃１、＃
２、＃３、＃４が第２図に示す如く順次駆動されて、原
稿の濃淡情報の光電変換と信号電荷の蓄積及び転送を行
う．この際、ＣＣＤチップ＃１〜＃４の有効画素信号が
第２図に示す如く連続化されるように、ＣＣＤのチップ
＃１〜＃４が駆動される。

こうして、ＣＣＤセンサ１３の各チップからは、第２図
に示すようにプラス数Ｖの出力直流電圧を基準とし、そ
こから下方に数十ｍＶで約１０ビットの光シールド画素
信号とＪ読取原稿の濃淡に応じて数十ｍＶないし数百ｍ
Ｖのパルス的なアナログの有効画素信号がシリアルに出
力される．これら画素信号は、インピーダンスが高くノ
イズを拾いやすいので、直ちにエミッタフォロワ回路等
から或るバッファアンプ１４に入力されて、低インピー
ダンス化された後、クランプ回路１５に入力される。ク
ランブ回路１５はＣＯＤの各チップ＃１〜＃４から出力
される前記出力直流電圧を所定電位にクランプする．こ
れによって全てのセンサチップ＃１〜＃４からのアナロ
グ画素信号が所定電位を基準とするように統一される． クランプ回路１５から所定電位を基準として出力される
アナログ画素信号は、アナログマルチプレクサ１６０と
１６８に入力され、ここでＣＣＤセンサ１３のチップ＃
１〜＃４の配列の奇数番目と偶数番目とに分けて多重化
される．即ち、チップ＃１と＃３はアナログマルチプレ
クサ１６０によって、チップ＃２と＃４はアナログマル
チプレクサ１６ｅによってそれぞれ多重化される．この
多重化された画素信号は依然として第２図に示すものと
同じような、いずれもパルス的なアナログ信号であり、
このままでは処理しにくい。

そこで、マルチプレクサ１６０、１６ｅの出力はサンプ
ルホールド回路１７０、１７ｅによりＣＣＤチップ配列
の奇数番目と偶数番目とに対応して、サンプリングされ
てホールドされ、連続した画素信号となる．この信号は
数十ｍＶないし数百ｍＶとレベルが小さいため、アンプ
１８０と１８８によってＡ／Ｄ変換に必要なレベルまで
増幅される。然る後この信号は、Ａ／Ｄコンバータ１８
０と１８８に供給され、前述したと同じようにＣＣＤ１
３のチップ＃１〜＃４の奇数番目と偶数番目とに対応し
て、それぞれアナログ画素信号のレベルに対応したバイ
ナリなディジタル信号、例えば８ビットのディジタル信
号に変換される．尚、前記サンプルホールド回路１７０
と１７８は近年開発されたフラッシュ形Ａ／Ｄコンバー
タＩＣの採用によっては不要となることもある． ここで、前記ディジタル化された画素信号は第２図に示
すように一つのＣＯＤチップのアナログ出力信号に対応
して、無効画素である光シールド画素信号と本来の読取
画像情報を含む有効画素信号とがシリアルな形で出力さ
れる．しかし、このうち光シールド画素信号（黒基準信
号に同じ）はコントロール回路１１の制御の下に、前述
したと同じ＜ＣＣＤチップ＃１〜＃４の奇数番目と偶数
番目とに対応して、それぞれ平均値演算回路２８０と２
８８に出力される。

ところで、Ａ／Ｄコンバータ１９０、１９ｅから出力さ
れるデイジタル化された黒基準信号は前述の如く複数の
無効画素の出力であるため、各平均値演算回路２８０　
、２８ｅは入力される黒基準信号の平均値を算出し、こ
の平均化した黒基準信号をラッチ回路２００、２０ｅに
出力する。ラッチ回路２００　、２０ｅはそれぞれＣＣ
Ｄチツブ＃１〜＃４の奇数番目、偶数番目の平均化黒基
準信号を保持し、その保持期間は各センサチツプ毎にそ
の走査期間中、即ち有効画素信号の全出力期間に亙る。

このようにしてラッチされた光シールド画素信号はそれ
ぞれディジタルマルチプレクサ２ｌｂに加えられ、コン
トロール回路１１の制御の下にＣＣＤ１３の４チップ＃
１〜＃４が連続して一本の走査線に対応するような黒基
準信号となる。この黒基準信号は画像信号の暗時出力特
性を補償するために使用される。一方、Ａ／Ｄコンバー
タ１９０と１９８から出力されるＣＣＤチツプ＃１〜＃
４の奇数番目と偶数番目の有効画素信号はそれぞれディ
ジタルマルチブレクサ２１Ｗに入力され、ディジタルマ
ルチプレクサ２１Ｗはコントロール回路１１の制御の下
に４個のチツプ＃１〜＃４から出力される有効画素信号
が連続するように各信号を選択して出力する。

ディジタルマルチプレクサ２ｌｂはコントロール回路１
１から出力されるマルチプレクサ制御信号７００に基づ
いたタイミングで黒基準信号を演算回路２２及び比較回
路２３に出力し、デイジタルマルチプレクサ２１ｗはコ
ントロール回路１１から出力されるマルチブレクサ制御
信号７００に基づいたタイミングで、有効画素信号を演
算回路２２及び比較回路２３に出力する．これと同時に
ＲＯＭ２９はコントロール回路１１から出力される読み
出し制御信号９００に基づいたタイミングで、暗時出力
信号を演算回路２２及び比較回路２３に出力する．この
際、マルチプレクサ２ｌｂ、２１ｗから出力される信号
に対応する画素と、ＲＯＭ２９から出力される暗時出力
電圧に対応する画素が同一となるように、コントロール
回路１１は前記マルチブレクサ２ｌｂ、２１ｗの出力動
作とＲＯＭ２９の読み出し動作との同期をとるようにし
ている。

ここで、例えばプリント基板に実装する前記ＲＯＭ２９
をＩＣソケットを介して行うようにし、密着形イメージ
センサとして完或してから、予め全番地の記憶内容が全
てＯであるＲＯＭ２９を装着してＣＣＤセンサへの入射
光を完全に遮断して褥られるディジタル画像信号をＲＯ
Ｍライタによって前記ＲＯＭ２９に書き込むことによっ
て、全有効画素の温度補償された暗時出力電圧を記憶し
たＲＯＭ２９が得られる。演算回路２２は入力される有
効画素信号から黒基準信号と暗時出力電圧を減算（有効
画素信号一黒基準信号一暗時出力電圧〉し、得られた減
算結果を画像信号出力制御回路２４に出力する。

尚、コントロール回路ｌ１はＣＣＤドライバｌ２にＣＣ
Ｄ駆動用制御信号１００をクランプ回路１５にクランプ
制御信号２００を、マルチブレクサ１６０、１６ｅに選
択制御信号３００を、サンプルホールド回路１７０、１
７ｅにサンプルホールド制御信号４００を、Ａ／Ｄコン
バータ１９０、１９ｅにＡ／Ｄ９．換制御信号５００を
、ラッチ回路２０◇、２０ｅにラッチ制御信号６００を
、ディジタルマルチプレクサ２ｌｂ、２１ｗにマルチプ
レクサ制御信号７００を、ＲＯＭ２９に読み出し制御信
号９００を供給して各部の動作タイミングを制御して、
上記の各動作を円滑に遂行させている． ところで、ＣＣＤセンサ１３によって黒い部分の読み取
りを行った際、多数の感光画素の感度ばらつきが原因と
なって有効画素信号のレベルが（黒基準信号十暗時出力
電圧）のそれより小さくなる．従って、このような有効
画素信号に関しては、前記演算回路２２による演算結果
の絶対値が大きくなって、あたかも白い原稿の読み取り
を行ったような画像信号が得られる．これを回避するた
めに、上記比較回路２３の出力は画像信号制御回路２４
に加えられる．画像信号制御回路２４は前記比較回路２
３の比較結果によって常に原稿の濃淡に対応した画像信
号を出力する。

即ち、前記比較回路２３により画素毎の有効画素信号と
（黒基準信号士暗時出力電圧）とのレベルの大小を比較
した結果、もし有効画素信号のレベルが（黒基準信号十
暗時出力電圧）のレベルより小さい場合、画像信号出力
制御回路２４は前記演算回路２２による演算結果の如何
に拘らず０を画像信号として出力し、そうでない場合に
は前記演算回路２２による演算結果を出力する。こうし
て画像信号出力制御回２８２４から出力された画像信号
は、バッファ回路２５によりインピーダンスを下げて耐
ノイズ性を高めた後、ファクシミリやイメージスキャナ
等｛図示せず｝の装置に画像情報として供給される。

しかし、装置とのインタフェースのためのケーブル数を
少なくしたい等の理由から、アナログの出力形態を必要
とする場合、第１図における破線内のＤ／Ａコンバータ
２６およびバッファアンプ２７を付加して、前記ディジ
タル画像信号を連続したシリアルのアナログ画像信号に
変換して前記ファクシミリ等の装置に出力する。尚、こ
の際、コントロール回路１１はＤ／Ａコンバータ２６に
Ｄ／Ａ変換制御信号８００を供給してＤ／Ａコンバータ
２６の制御を行う。

本実施例によれば、演算回路２２では画素毎に有効画素
信号から黒基準信号及び暗時出力電圧が減算されている
ため、演算回路２２から出力される暗時出力特性を補償
した画像信号のリニアリティを各画素毎に均一化できる
ため、ＣＣＤセンサ１３の使用温度環境が変化しても、
読取原稿の濃度に対応した高品質の読み取り画像信号を
得ることができる。

尚、本実施例では平均値演算回路２８ｏ、２８ｅを用い
てＣＣＤセンサ１の無効画素から出力される全光シール
ド信号を各チップ毎に平均化し、この平均化した光シー
ルド信号を黒基準信号として使用しているため、前記無
効画素のばらつきに拘らず黒基準信号の値を常に十分妥
当な値とする構或を有している。しかし、これら平均値
演算回路２８ｏ、２８ｅを省略した第１図に示した構或
に、本例の如（ＲＯＭ２９を付加して、画素毎に暗時出
力電圧を演算回路２２及び比較回路２３に出力する第３
図に示した構戒としても、同様の効果がある。要するに
、本発明は暗時出力特性の補償を有効画素信号から黒基
準信号を減算して行う構戒を有するものにはどのような
ものにも適用でき、上記実施例と同様の効果を得ること
ができる。

［発明の効果］ 以上記述したごとく本発明の画像読取装置によれば、イ
メージセンサを構或する全有効画素がら得られる画像信
号のリニアリティを均一化して読み取り画像の品質を向
上させることができる。

【図面の簡単な説明】

第１図は本発明の画像読取装置の一実施例を示したブロ
ック図、第２図は第ｌ図に示した装置の動作を説明する
タイムチャート、第３図は本発明の他の実施例を示した
ブロック図、第４図は従来の画像読取装置の一例を示し
たブロック図である． １１・・・コントロール回路 １２・・・ＣＣＤドライバ回路 １３・・・ＣＣＤセンサ １６０、１６ｅ・・・マルチブレクサ １　９０　．　　１　９ｅ　・Ａ／ＤＩ：７ンバータ２
００、２０ｅ・・・ディジタルマルチプレクサ２２・・
・演算回路 ２３・・・比較回路 ２４・・・画像信号出力制御回路 ２６・・・Ｄ／Ａコンバータ ２９・・・ＲＯＭ

Claims (1)

【特許請求の範囲】
1. 走査方向同一列に配列された光シールド画素と有効画素
   とを有する光電変換素子を複数個配列して成る光電変換
   手段を備え、前記有効画素から得られた光電変換信号に
   基づいて生成された有効画素信号から、前記光シールド
   画素から得られた光電変換信号に基づいて生成された無
   効画素信号を画素毎に減算することによって、読み取り
   画像信号の暗時出力特性の補償を行う補償手段を備えた
   画像読取装置において、前記有効画素の暗時出力電圧値
   を画素毎に記憶する記憶手段と、この記憶手段から前記
   画素毎の暗時出力電圧値を読み出す読み出し制御手段と
   、前記有効画素信号から前記黒基準信号を減算した結果
   から、前記読み出し制御手段によって前記記憶手段から
   読み出された暗時出力電圧値を画素毎に減算する演算手
   段とを具備したことを特徴とする画像読取装置。