JPH03228336A - 速度変調型電界効果トランジスタ - Google Patents
速度変調型電界効果トランジスタInfo
- Publication number
- JPH03228336A JPH03228336A JP2023725A JP2372590A JPH03228336A JP H03228336 A JPH03228336 A JP H03228336A JP 2023725 A JP2023725 A JP 2023725A JP 2372590 A JP2372590 A JP 2372590A JP H03228336 A JPH03228336 A JP H03228336A
- Authority
- JP
- Japan
- Prior art keywords
- channel layer
- conduction band
- layer
- semiconductor
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/204—Velocity modulation transistors [VMT]
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、速度変調型電界効果トランジスタに関する。
従来、第４図を伴って、次に述べる速度変調型電界効果
トランジスタが提案されている。 すなわち、例えばＧａＡＳでなる半絶縁性半導体基板１
を有し、その半絶縁性半導体基板１上に、その一方の主
面１ａ側において、ｎ型不純物及びｎ型不純物のいずれ
も意図的に導入させていない例えばＧａＡｓでなるバッ
ファ＠２が、主面１ａと接して形成されている。 また、バッファ層２内に、その半絶縁性半導体基板１側
とは反対側の主面２ａ側において、局部的に第１のゲー
ト電極層３１が、その一方の面３ａをバッファ層２の主
面２ａと同じ面上に在らしめた関係で、埋置配設されて
いる。 この場合、第１のゲート電極層３１は、−例として、バ
ッファ層２内に、その主面２ａ側から、ｎ型不純物とし
ての例えばＳｌが、２×１０１８ｃｍ−３のような高い
濃度で導入されて形成されたｎ＋型の半導体領域でなる
。 さらに、バッフ７層２上に、第１のバリアー５１と、複
合チャンネル層６０と、第２のバリアー５２とがそれら
の順に形成されている半導体積層体４が、第１のゲート
電極層３を覆って延長している態様で形成されている。 この場合、第１のバリアー５１は、次に述べる複合チャ
ンネル層６０の第１のチャンネル層６１を構成している
第１の半導体の伝導帯最下端よりも高いエネルギ位置に
伝導帯最下端を有する第３の半導体または第１の絶縁体
でなり、−例として、ｎ型不純物としての８１を２×１
０１８ｃｍ−３の濃度で導入していることによってｎ＋
型を有するＡＩ Ｇａ Ｏ，４５０，５５ＡＳでな る。また第１のバリアー５１は、例えば３００Ａの厚さ
を有する。 また、複合チャンネル層６０は、第１のチャンネル層６
１と第２のチャンネル層６２とが、第１のチャンネル層
６１を第１のバリアー５１側とし、第２のチャンネル層
６２を第２のバリア＠５２として積層されている構成を
有する。 そして、第１のチャンネル層６１は、第１のバリアーの
伝導帯最下端よりも低いエネルギ位置に伝導帯最下端を
有する第１の半導体でなり、−例としてＧａＡｓでなる
が、ｎ型不純物及びｎ型不純物がｐ型及びｐ型を互に補
償するように高い濃度に導入されていることによって高
い不純物濃度を有している。また、第２のチャンネル層
６２は、第１のチャンネル層６２と同じＧａＡｓでなる
が、ｎ型不純物及びｎ型不純物がｐ型及びｐ型を互に補
償するように低い濃度に導入されているかｎ型不純物ま
たはｎ型不純物が低い濃度で導入されていることによっ
て第１のチャンネル層に比し低い不純動部（資）を有し
ている。 さらに、第２のバリアー４２は、上述した第２のチｔ・
ンネル層６２を構成している第２の半導体の伝導帯最下
端よりも高いエネルギ位置に伝導帯最下端を有する第４
の半導体または第２の絶縁体でなり、−例として、ｎ型
不純物としてのＳｉが２ Ｘ １０１８ｃｍ’の濃度に
導入されていることによってｎ＋型を有する八〇、４５
Ｇ ａ ｏ、ｓｓ Ａ Ｓでなる。 また、上述した半導体積層体４上、すなわち上述した第
２のバリアー４２上に、第２のグー１〜電極層３２が、
局部的に、第１のゲート電極層３１と対向して配されて
いる。この場合、第２のゲート電極層３２は、金属また
はｎ型不純物を高濃度に導入しているｎ”型の半導体で
なる。 また、複合チャンネル層６ｏに、第１及び第２のゲート
電極層３１及び３２側から複合チャンネル層６０をみた
、第１及び第２のグー１〜電穫層３１及び３２を挟む両
位置においてそれぞれ連結しているソース電極層７１及
びドレイン電極層７２を有する。 この場合、ソース電極層７１は、半導体積層体４内に、
その上面側から複合チャンネル層１０を横切る深さに形
成されているｎ１型を有する半導体領域７１ａと、その
半導体領域７１ａに、半導体積層体４の上面側において
オーミックに連結している金属半導体層７１ｂとからな
る。また、ドレイン電極層７２は、ソース電極層７１と
同様に、半導体積層体４内に、その上面側から複合チャ
ンネルＩＭ１０を横切る深さに形成されているｎ＋型を
有する半導体領域７２ａと、その半導体領域７２ａに、
半導体積層体４の上面側においてオーミックに連結して
いる金属半導体層７２ｂとからなる。 以上が、従来提案されている速度変調型電界効果トラン
ジスタの構成である。 このような構成を有する速度変調型電界効果トランジス
タによれば、次にｊホベる動作を得ることができる。 すなわち、ソース電極層７１を基準として、第１のゲー
ト電極層３１及びソース電極層７１間に第１の制御電圧
ｖｇ１を与え、また第２のゲート電極層３２及びソース
電極層７１間に第２の制御ｌｌ電圧ｖｇ２を与える。 この場合、第１の制御電圧Ｖｇ１及び第２の制ｔａ電圧
Ｖｇ２が、ソース電極層７１を基準として、ともに０に
あれば、第５図Ａに示すように、第１のチャンネル層６
１及び第２のチャンネル位６２にそれぞれ電子チャンネ
ル８１及び８２が生ずる。 しかしながら、そのような状態から、第２の制御Ｉ雷電
圧、２が、ソース電極層７１を基壁として、１惨性にな
り、第１の制ｍ電圧Ｖ、１が、ソース電極層７１を基準
として、負極性になれば、第５図Ｂに示すように、第５
図Ａで上述した第１のチャンネル層６１に生じていた電
子チャンネル８１が、第５図Ａで上述した第２のチャン
ネル層６２に生じていた電子チャンネル８２に相加され
る態様で電子チャンネル８２′が生ずる。 また、そのような状態から、第２の制御電圧ｖｇ２が、
ソース電極層７１を基準として、負極性になり、第１の
制御電圧ｖｇ１が、ソース電極層７１を基準として、正
極性になれば、第５図Ｃに示すように、第５図Ｂで上述
した第２のチャンネル層６１に生じていた電子チャンネ
ル８２′が、第１のチャンネル層６１側に移動した態様
で電子チャンネル８１′が生ずる。 このため、ソース電極層７１及びドレイン電極層７２間
に、負荷を通じて所要の電源を接続しておけば、第１及
び第２のゲート電極層３１及び３２に、第１及び第２の
制御電圧ｖｇ１及びＶｇ２が、それぞれ正及び負極性で
与えられるか、それとは逆に負及び正極性で与えられる
かに応じて、第１のチャンネル層６１または第２のチャ
ンネル層６２に、ソース電極層７１及びドレイン電Ｖ７
Ａ層７２間で電子が移動する。 そして、第１のチャンネル層６１に電子が移動するとき
、第１のチャンネル層６１が高い不純物濃度を右してい
ることから、その高い不純物濃度のために、電子が、第
２のチャンネル層６２において電子が散乱するよりも大
きく散乱し、その第１のチャンネル層６１での電子の移
＠速度が、第２のチャンネル層６１での電子の移動に比
し遅い。 このため、ソース電極層７１及びドレイン電極層７２間
でみた複合チャンネル層４のコンダクタンスを、第１及
び第２のゲート電極３２に対する制御電圧ｖ、１及び■
、２の値に応じて、第６図に示すように変化させること
ができる。 従って、第４図に示す従来の速度変調型電界効果トラン
ジスタによれば、制ｍ電圧Ｖｇ１及びＶ、２の値に応じ
た電流を、負荷に供給させることができる。
トランジスタが提案されている。 すなわち、例えばＧａＡＳでなる半絶縁性半導体基板１
を有し、その半絶縁性半導体基板１上に、その一方の主
面１ａ側において、ｎ型不純物及びｎ型不純物のいずれ
も意図的に導入させていない例えばＧａＡｓでなるバッ
ファ＠２が、主面１ａと接して形成されている。 また、バッファ層２内に、その半絶縁性半導体基板１側
とは反対側の主面２ａ側において、局部的に第１のゲー
ト電極層３１が、その一方の面３ａをバッファ層２の主
面２ａと同じ面上に在らしめた関係で、埋置配設されて
いる。 この場合、第１のゲート電極層３１は、−例として、バ
ッファ層２内に、その主面２ａ側から、ｎ型不純物とし
ての例えばＳｌが、２×１０１８ｃｍ−３のような高い
濃度で導入されて形成されたｎ＋型の半導体領域でなる
。 さらに、バッフ７層２上に、第１のバリアー５１と、複
合チャンネル層６０と、第２のバリアー５２とがそれら
の順に形成されている半導体積層体４が、第１のゲート
電極層３を覆って延長している態様で形成されている。 この場合、第１のバリアー５１は、次に述べる複合チャ
ンネル層６０の第１のチャンネル層６１を構成している
第１の半導体の伝導帯最下端よりも高いエネルギ位置に
伝導帯最下端を有する第３の半導体または第１の絶縁体
でなり、−例として、ｎ型不純物としての８１を２×１
０１８ｃｍ−３の濃度で導入していることによってｎ＋
型を有するＡＩ Ｇａ Ｏ，４５０，５５ＡＳでな る。また第１のバリアー５１は、例えば３００Ａの厚さ
を有する。 また、複合チャンネル層６０は、第１のチャンネル層６
１と第２のチャンネル層６２とが、第１のチャンネル層
６１を第１のバリアー５１側とし、第２のチャンネル層
６２を第２のバリア＠５２として積層されている構成を
有する。 そして、第１のチャンネル層６１は、第１のバリアーの
伝導帯最下端よりも低いエネルギ位置に伝導帯最下端を
有する第１の半導体でなり、−例としてＧａＡｓでなる
が、ｎ型不純物及びｎ型不純物がｐ型及びｐ型を互に補
償するように高い濃度に導入されていることによって高
い不純物濃度を有している。また、第２のチャンネル層
６２は、第１のチャンネル層６２と同じＧａＡｓでなる
が、ｎ型不純物及びｎ型不純物がｐ型及びｐ型を互に補
償するように低い濃度に導入されているかｎ型不純物ま
たはｎ型不純物が低い濃度で導入されていることによっ
て第１のチャンネル層に比し低い不純動部（資）を有し
ている。 さらに、第２のバリアー４２は、上述した第２のチｔ・
ンネル層６２を構成している第２の半導体の伝導帯最下
端よりも高いエネルギ位置に伝導帯最下端を有する第４
の半導体または第２の絶縁体でなり、−例として、ｎ型
不純物としてのＳｉが２ Ｘ １０１８ｃｍ’の濃度に
導入されていることによってｎ＋型を有する八〇、４５
Ｇ ａ ｏ、ｓｓ Ａ Ｓでなる。 また、上述した半導体積層体４上、すなわち上述した第
２のバリアー４２上に、第２のグー１〜電極層３２が、
局部的に、第１のゲート電極層３１と対向して配されて
いる。この場合、第２のゲート電極層３２は、金属また
はｎ型不純物を高濃度に導入しているｎ”型の半導体で
なる。 また、複合チャンネル層６ｏに、第１及び第２のゲート
電極層３１及び３２側から複合チャンネル層６０をみた
、第１及び第２のグー１〜電穫層３１及び３２を挟む両
位置においてそれぞれ連結しているソース電極層７１及
びドレイン電極層７２を有する。 この場合、ソース電極層７１は、半導体積層体４内に、
その上面側から複合チャンネル層１０を横切る深さに形
成されているｎ１型を有する半導体領域７１ａと、その
半導体領域７１ａに、半導体積層体４の上面側において
オーミックに連結している金属半導体層７１ｂとからな
る。また、ドレイン電極層７２は、ソース電極層７１と
同様に、半導体積層体４内に、その上面側から複合チャ
ンネルＩＭ１０を横切る深さに形成されているｎ＋型を
有する半導体領域７２ａと、その半導体領域７２ａに、
半導体積層体４の上面側においてオーミックに連結して
いる金属半導体層７２ｂとからなる。 以上が、従来提案されている速度変調型電界効果トラン
ジスタの構成である。 このような構成を有する速度変調型電界効果トランジス
タによれば、次にｊホベる動作を得ることができる。 すなわち、ソース電極層７１を基準として、第１のゲー
ト電極層３１及びソース電極層７１間に第１の制御電圧
ｖｇ１を与え、また第２のゲート電極層３２及びソース
電極層７１間に第２の制御ｌｌ電圧ｖｇ２を与える。 この場合、第１の制御電圧Ｖｇ１及び第２の制ｔａ電圧
Ｖｇ２が、ソース電極層７１を基準として、ともに０に
あれば、第５図Ａに示すように、第１のチャンネル層６
１及び第２のチャンネル位６２にそれぞれ電子チャンネ
ル８１及び８２が生ずる。 しかしながら、そのような状態から、第２の制御Ｉ雷電
圧、２が、ソース電極層７１を基壁として、１惨性にな
り、第１の制ｍ電圧Ｖ、１が、ソース電極層７１を基準
として、負極性になれば、第５図Ｂに示すように、第５
図Ａで上述した第１のチャンネル層６１に生じていた電
子チャンネル８１が、第５図Ａで上述した第２のチャン
ネル層６２に生じていた電子チャンネル８２に相加され
る態様で電子チャンネル８２′が生ずる。 また、そのような状態から、第２の制御電圧ｖｇ２が、
ソース電極層７１を基準として、負極性になり、第１の
制御電圧ｖｇ１が、ソース電極層７１を基準として、正
極性になれば、第５図Ｃに示すように、第５図Ｂで上述
した第２のチャンネル層６１に生じていた電子チャンネ
ル８２′が、第１のチャンネル層６１側に移動した態様
で電子チャンネル８１′が生ずる。 このため、ソース電極層７１及びドレイン電極層７２間
に、負荷を通じて所要の電源を接続しておけば、第１及
び第２のゲート電極層３１及び３２に、第１及び第２の
制御電圧ｖｇ１及びＶｇ２が、それぞれ正及び負極性で
与えられるか、それとは逆に負及び正極性で与えられる
かに応じて、第１のチャンネル層６１または第２のチャ
ンネル層６２に、ソース電極層７１及びドレイン電Ｖ７
Ａ層７２間で電子が移動する。 そして、第１のチャンネル層６１に電子が移動するとき
、第１のチャンネル層６１が高い不純物濃度を右してい
ることから、その高い不純物濃度のために、電子が、第
２のチャンネル層６２において電子が散乱するよりも大
きく散乱し、その第１のチャンネル層６１での電子の移
＠速度が、第２のチャンネル層６１での電子の移動に比
し遅い。 このため、ソース電極層７１及びドレイン電極層７２間
でみた複合チャンネル層４のコンダクタンスを、第１及
び第２のゲート電極３２に対する制御電圧ｖ、１及び■
、２の値に応じて、第６図に示すように変化させること
ができる。 従って、第４図に示す従来の速度変調型電界効果トラン
ジスタによれば、制ｍ電圧Ｖｇ１及びＶ、２の値に応じ
た電流を、負荷に供給させることができる。
【発明が解決しようとする課題１
しかしながら、第４図で上述した従来の速度変調型電界
効果トランジスタの場合、第１及び第２のチャンネル層
６１及び６２における電子の移動速度を決めているそれ
ら第１及び第２のチャンネル層６１及び６２における不
純物濃度を、所定の値にするのに製造上困難を伴うこと
から、速度変調型電界効果トランジスタが所期のドレイ
ン電流特性で得られてない、という欠点を有していた。 また、第１及び第２のチャンネル層６１及び６２におけ
る電子の移動速度に大きな差を有せしめるのを可とする
が、そのためには、第１及び第２のチャンネル層６１及
び６２に電子チャンネルを厚く生ぜしめるを要し、そし
て、そのようにすれば、それが電子の移動速度の制限要
件になる、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規な速度変
調型電界効果トランジスタを提案せんとするものである
。 【課題を解決するための手段】 本願第１番目の発明による速度変調型電界効果１〜ラン
ジスタは、第４図でＬｉホした従来の速度変調型電界効
果トランジスタの場合と同様に、■第１のチャンネル層
と第２のチャンネル層とが積層されている構成を有する
複合チャンネル層と、■上記複合チャンネル層上に、そ
の相対向する第１及び第２の主面側において、それら第
１及び第２の主面とそれぞれ接して配されている第１及
び第２のバリアーと、■上記第１及び第２のバリアー上
に、上記複合チャンネル層側とは反対側の主面側におい
て、それら第１及び第２の主面とそれぞれ局部的に接し
て配されている第１及び第２のゲート電極層と、■上記
複合チャンネル層に、上記第１及び第２のゲート電極層
側から上記複合チャンネル層側をみた、上記第１及び第
２のゲート電極層を挟む両位置においてそれぞれ連結し
ているソース電極層及びドレイン電極層とを有する。 しかしながら、本願第１番目の発明による速度変調型電
界効果トランジスタは、このような構成を有する速度変
調型電界効果トランジスタにおいで、■上記第１及び第
２のブセンネル層が、波数空間上でみて、伝導帯最下端
を決めているバレーが互に異なり且つ伝導帯最下端での
電子有効質量が互に異なる関係を有する第１及び第２の
半導体でそれぞれなり、■上記第１のバリアーが、上記
第１のチャンネル層を構成している第１の半導体の伝導
帯最下端よりも高いエネルギ位置に伝導帯下端を有する
第３の半導体または第１の絶縁体でなり、■上記第２の
バリアーが、上記第２のチャンネル層を構成している第
２の半導体の伝導帯最下端よりもエネルギ位置に伝導帯
下端を有する第４の半導体または第２の絶縁体でなる。 また、本願第２番目の発明による速度変調型電界効果ト
ランジスタは、上述した本願第１番目の発明による速度
変調型電界効果トランジスタにおいて、その第１及び第
２のゲート電極層のいずれか一方が省略されていること
を除いて、本願第１番目の発明による速度変調型電界効
果トランジスタと同様の構成を有する。 （作用・効果１ 本願第１番目の発明による速度変調型電界効果トランジ
スタの場合、第４図で前述した従来の速度変調型電界効
果トランジスタの場合で説明したのに準じて、第１及び
第２のゲート電極に、第１及び第２の制御電圧を、ソー
ス電極層を基準として、それぞれ正及び負極性、または
それとは逆に負及び正極性で印加させれば、それに応じ
て、第１及び第２のチャンネル層を構成している第１及
び第２の半導体のバレーに電子チャンネルが生ずる。そ
して、その電子チャンネルにおける電子の有効質量は、
電子チャンネルが第１のチャンネル層を構成している第
１の半導体のバレーに生じているか第２のチャンネル層
を構成している第２の半導体のバレーに生じているかに
応じて異なる。 このため、電子チャンネルでの電子の移動速度が、電子
チャンネルが第１のチャンネル層を構成している第１の
半導体のバレーに生じているか第２のチャンネル層を構
成している第２の半導体のバレーに生じているかに応じ
て異なる。 よって、本願第１番目の発明による速度変調型電界効果
トランジスタの場合も、第４図で前述した速度変調型電
界効果トランジスタの場合と同様に、速度変調型電界効
果トランジスタとしての機能を呈する。 しかしながら、本願第１番目の発明による速度変調型電
界効果トランジスタの場合、上述したように、第１及び
第２の速度変調型電界効果トランジスタでの電子の移動
速度がそれら第１及び第２の速度変調型電界効果トラン
ジスタでの電子の有効質量によって互に異なることを利
用しているので、第１及び第２の速度変調型電界効果ト
ランジスタを構成している第１及び第２の半導体を予め
選んでおくだけで、第４図で前述した速度変調型電界効
果トランジスタのように第１及び第２の速度変調型電界
効果トランジスタにおける不純物濃度を制御する必要が
ないので、第４図で前述した速度変調型電界効果トラン
ジスタの場合の上）ホした欠点を有効に回避させること
ができる。 また、本願第１番目の発明による速度変調を′電界効果
トランジスタの場合、第１及び第２のチャンネル層の第
１及び第２の半導体にそれぞれ生ずる電子チャンネルに
おける電子は、第１及び第２の半導体のそれぞれのバレ
ーに閉じ込められるので、第１及び第２のチャンネル層
の厚さを薄くすることができ、このため、電子の第１及
び第２のチャンネル層間で実空間の移動距離を非常に小
さくすることができ、よって速度変調型電界効果トラン
ジスタとしての機能を高速に得ることができる。 また、本願第２番目の発明による速度変調型電界効果ト
ランジスタによれば、ゲート電極層が１つであるとして
も、詳細説明は省略するが、本願第１番目の発明による
速成変調型電界効果トランジスタの場合と同様の作用・
効果が得られる。
効果トランジスタの場合、第１及び第２のチャンネル層
６１及び６２における電子の移動速度を決めているそれ
ら第１及び第２のチャンネル層６１及び６２における不
純物濃度を、所定の値にするのに製造上困難を伴うこと
から、速度変調型電界効果トランジスタが所期のドレイ
ン電流特性で得られてない、という欠点を有していた。 また、第１及び第２のチャンネル層６１及び６２におけ
る電子の移動速度に大きな差を有せしめるのを可とする
が、そのためには、第１及び第２のチャンネル層６１及
び６２に電子チャンネルを厚く生ぜしめるを要し、そし
て、そのようにすれば、それが電子の移動速度の制限要
件になる、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規な速度変
調型電界効果トランジスタを提案せんとするものである
。 【課題を解決するための手段】 本願第１番目の発明による速度変調型電界効果１〜ラン
ジスタは、第４図でＬｉホした従来の速度変調型電界効
果トランジスタの場合と同様に、■第１のチャンネル層
と第２のチャンネル層とが積層されている構成を有する
複合チャンネル層と、■上記複合チャンネル層上に、そ
の相対向する第１及び第２の主面側において、それら第
１及び第２の主面とそれぞれ接して配されている第１及
び第２のバリアーと、■上記第１及び第２のバリアー上
に、上記複合チャンネル層側とは反対側の主面側におい
て、それら第１及び第２の主面とそれぞれ局部的に接し
て配されている第１及び第２のゲート電極層と、■上記
複合チャンネル層に、上記第１及び第２のゲート電極層
側から上記複合チャンネル層側をみた、上記第１及び第
２のゲート電極層を挟む両位置においてそれぞれ連結し
ているソース電極層及びドレイン電極層とを有する。 しかしながら、本願第１番目の発明による速度変調型電
界効果トランジスタは、このような構成を有する速度変
調型電界効果トランジスタにおいで、■上記第１及び第
２のブセンネル層が、波数空間上でみて、伝導帯最下端
を決めているバレーが互に異なり且つ伝導帯最下端での
電子有効質量が互に異なる関係を有する第１及び第２の
半導体でそれぞれなり、■上記第１のバリアーが、上記
第１のチャンネル層を構成している第１の半導体の伝導
帯最下端よりも高いエネルギ位置に伝導帯下端を有する
第３の半導体または第１の絶縁体でなり、■上記第２の
バリアーが、上記第２のチャンネル層を構成している第
２の半導体の伝導帯最下端よりもエネルギ位置に伝導帯
下端を有する第４の半導体または第２の絶縁体でなる。 また、本願第２番目の発明による速度変調型電界効果ト
ランジスタは、上述した本願第１番目の発明による速度
変調型電界効果トランジスタにおいて、その第１及び第
２のゲート電極層のいずれか一方が省略されていること
を除いて、本願第１番目の発明による速度変調型電界効
果トランジスタと同様の構成を有する。 （作用・効果１ 本願第１番目の発明による速度変調型電界効果トランジ
スタの場合、第４図で前述した従来の速度変調型電界効
果トランジスタの場合で説明したのに準じて、第１及び
第２のゲート電極に、第１及び第２の制御電圧を、ソー
ス電極層を基準として、それぞれ正及び負極性、または
それとは逆に負及び正極性で印加させれば、それに応じ
て、第１及び第２のチャンネル層を構成している第１及
び第２の半導体のバレーに電子チャンネルが生ずる。そ
して、その電子チャンネルにおける電子の有効質量は、
電子チャンネルが第１のチャンネル層を構成している第
１の半導体のバレーに生じているか第２のチャンネル層
を構成している第２の半導体のバレーに生じているかに
応じて異なる。 このため、電子チャンネルでの電子の移動速度が、電子
チャンネルが第１のチャンネル層を構成している第１の
半導体のバレーに生じているか第２のチャンネル層を構
成している第２の半導体のバレーに生じているかに応じ
て異なる。 よって、本願第１番目の発明による速度変調型電界効果
トランジスタの場合も、第４図で前述した速度変調型電
界効果トランジスタの場合と同様に、速度変調型電界効
果トランジスタとしての機能を呈する。 しかしながら、本願第１番目の発明による速度変調型電
界効果トランジスタの場合、上述したように、第１及び
第２の速度変調型電界効果トランジスタでの電子の移動
速度がそれら第１及び第２の速度変調型電界効果トラン
ジスタでの電子の有効質量によって互に異なることを利
用しているので、第１及び第２の速度変調型電界効果ト
ランジスタを構成している第１及び第２の半導体を予め
選んでおくだけで、第４図で前述した速度変調型電界効
果トランジスタのように第１及び第２の速度変調型電界
効果トランジスタにおける不純物濃度を制御する必要が
ないので、第４図で前述した速度変調型電界効果トラン
ジスタの場合の上）ホした欠点を有効に回避させること
ができる。 また、本願第１番目の発明による速度変調を′電界効果
トランジスタの場合、第１及び第２のチャンネル層の第
１及び第２の半導体にそれぞれ生ずる電子チャンネルに
おける電子は、第１及び第２の半導体のそれぞれのバレ
ーに閉じ込められるので、第１及び第２のチャンネル層
の厚さを薄くすることができ、このため、電子の第１及
び第２のチャンネル層間で実空間の移動距離を非常に小
さくすることができ、よって速度変調型電界効果トラン
ジスタとしての機能を高速に得ることができる。 また、本願第２番目の発明による速度変調型電界効果ト
ランジスタによれば、ゲート電極層が１つであるとして
も、詳細説明は省略するが、本願第１番目の発明による
速成変調型電界効果トランジスタの場合と同様の作用・
効果が得られる。
【実施例１】
次に、第１図を伴って、本願第１番目の発明による速度
変調型電界効果トランジスタの実施例を述べよう。 第１図において、第４図との対応部分には同一符号を付
して詳細説明は省略する。 第１図に示す本願第１番目の発明による速度変調型電界
効果トランジスタは、次の事項を除いて、第４図で前述
した速度変調型電界効果トランジスタの愛と同様の構成
を有する。 すなわち、複合チャンネル層６０の第１及び第２のチャ
ンネル層６１及び６２が、波数空間上でみて、伝導帯最
下端を決めているバレーが互に異なり且つ伝導帯最下端
での電子有効質量が互に異なる関係を有する第１及び第
２の半導体でそれぞれなる第１及び第２のチャンネル層
６１′及び６２′に置換され、これに応じて、第１のバ
リアー５１が、第１のチャンネル層６１′を構成してい
る第１の半導体の伝導帯最下端よりも高いエネルギ位置
に伝導帯下端を有する第３の半導体または第１の絶縁体
でなる第１のバリアー５１′に置換され、また第２のバ
リアー５２が、第２のチャンネル層６２′を構成してい
る第２の半導体の伝導帯最下端よりもエネルギ位置に伝
導帯下端を有する第４の￥導体または第２の絶縁体でな
る第２のバリアー５２に置換されている。 この場合、例として、１１のチャンネル層６１′は不純
物を意図的に導入させていない厚さ７０ＡのＡＩＡＳで
なり、また、第２のチャンネル層６２′は、同様に不純
物を意図的に導入させていない厚さ６０ＡのＧａＡｓで
なり、第１及び第２のバリアー５１は、Ｓｉを２×１０
１０１８Ｃの濃度で導入している厚さ３００ＡのＡＩ
Ｇａ Ａｓでなる。 ０．４５ ０．５５ 以上が、本願第１番目の発明による速度変調型電界効果
トランジスタの実施例である。 このような構成を有する本願第１番目の発明による速度
変調型電界効果トランジスタによれば、第１及び第２の
ゲート電極層３１及び３２に、ソース電極層７１を基準
として、それぞれ第１及び第２の制御ＩＪ圧Ｖａ１及び
７ｇ２を、それそぞれ正及び負極性で印加させれば、電
子が第２図Ａに示すように、第１のチャンネル層６１の
ＡＩＡＳの「バレーに生じ、また、それぞれ負及び正極
性で印加させれば、電子が、第２図Ｂに示すように、第
２のチャンネル層６２′のＸバレーに生ずる。 そして、第１のチャンネル層６１′の「バレーにおける
電子の有効質量が、第２のチャンネル層６２′のＸバレ
ーにおける電子の有効質量に比し大であることから、詳
細説明は省略するが速度変調型電界効果トランジスタと
しての機能が得られる。
変調型電界効果トランジスタの実施例を述べよう。 第１図において、第４図との対応部分には同一符号を付
して詳細説明は省略する。 第１図に示す本願第１番目の発明による速度変調型電界
効果トランジスタは、次の事項を除いて、第４図で前述
した速度変調型電界効果トランジスタの愛と同様の構成
を有する。 すなわち、複合チャンネル層６０の第１及び第２のチャ
ンネル層６１及び６２が、波数空間上でみて、伝導帯最
下端を決めているバレーが互に異なり且つ伝導帯最下端
での電子有効質量が互に異なる関係を有する第１及び第
２の半導体でそれぞれなる第１及び第２のチャンネル層
６１′及び６２′に置換され、これに応じて、第１のバ
リアー５１が、第１のチャンネル層６１′を構成してい
る第１の半導体の伝導帯最下端よりも高いエネルギ位置
に伝導帯下端を有する第３の半導体または第１の絶縁体
でなる第１のバリアー５１′に置換され、また第２のバ
リアー５２が、第２のチャンネル層６２′を構成してい
る第２の半導体の伝導帯最下端よりもエネルギ位置に伝
導帯下端を有する第４の￥導体または第２の絶縁体でな
る第２のバリアー５２に置換されている。 この場合、例として、１１のチャンネル層６１′は不純
物を意図的に導入させていない厚さ７０ＡのＡＩＡＳで
なり、また、第２のチャンネル層６２′は、同様に不純
物を意図的に導入させていない厚さ６０ＡのＧａＡｓで
なり、第１及び第２のバリアー５１は、Ｓｉを２×１０
１０１８Ｃの濃度で導入している厚さ３００ＡのＡＩ
Ｇａ Ａｓでなる。 ０．４５ ０．５５ 以上が、本願第１番目の発明による速度変調型電界効果
トランジスタの実施例である。 このような構成を有する本願第１番目の発明による速度
変調型電界効果トランジスタによれば、第１及び第２の
ゲート電極層３１及び３２に、ソース電極層７１を基準
として、それぞれ第１及び第２の制御ＩＪ圧Ｖａ１及び
７ｇ２を、それそぞれ正及び負極性で印加させれば、電
子が第２図Ａに示すように、第１のチャンネル層６１の
ＡＩＡＳの「バレーに生じ、また、それぞれ負及び正極
性で印加させれば、電子が、第２図Ｂに示すように、第
２のチャンネル層６２′のＸバレーに生ずる。 そして、第１のチャンネル層６１′の「バレーにおける
電子の有効質量が、第２のチャンネル層６２′のＸバレ
ーにおける電子の有効質量に比し大であることから、詳
細説明は省略するが速度変調型電界効果トランジスタと
しての機能が得られる。
【実施例２】
次に、第３図を伴って、本願第２番目の発明による速度
変調型電界効果トランジスタの実施例を述べよう。 第３図に示す本願第２番目の発明による速度変調型電界
効果トランジスタは、第１図において、ゲート電極層３
１が省略され、また、バッファ層２とバリアー５１′
との間にＡｌｘＧａ１−ｘＡｓでなり、そのＸがＯから
０．４へど下方から上方に変化しているグレーデング層
９１が設けられていることを除いて、第１図の場合と同
様の構成を有する。 このような本願第２番目の発明による速度変調型電界効
果トランジスタによれば、詳細説明は省略するが、第１
図の場合に準じた作用・効果が得られる。
変調型電界効果トランジスタの実施例を述べよう。 第３図に示す本願第２番目の発明による速度変調型電界
効果トランジスタは、第１図において、ゲート電極層３
１が省略され、また、バッファ層２とバリアー５１′
との間にＡｌｘＧａ１−ｘＡｓでなり、そのＸがＯから
０．４へど下方から上方に変化しているグレーデング層
９１が設けられていることを除いて、第１図の場合と同
様の構成を有する。 このような本願第２番目の発明による速度変調型電界効
果トランジスタによれば、詳細説明は省略するが、第１
図の場合に準じた作用・効果が得られる。
第１図は、本願第１番目の発明による速度変調型電界効
果トランジスタの実施例を示す路線的断面図である。 第２図は、その動作の説明に供するエネルギバンド図で
ある。 第３図は、本願第２番目の発明による速度変調型電界効
果トランジスタの実施例を示す路線的断面図である。 第４図は、従来の速度変調型電界効果トランジスタを示
す路線的断面図である。 第５図はその動作の説明に供するエネルギバンド図であ
る。 第６図は、制御電圧に対するコンダクタンスの関係を示
す図である。
果トランジスタの実施例を示す路線的断面図である。 第２図は、その動作の説明に供するエネルギバンド図で
ある。 第３図は、本願第２番目の発明による速度変調型電界効
果トランジスタの実施例を示す路線的断面図である。 第４図は、従来の速度変調型電界効果トランジスタを示
す路線的断面図である。 第５図はその動作の説明に供するエネルギバンド図であ
る。 第６図は、制御電圧に対するコンダクタンスの関係を示
す図である。
Claims (2)
- 【請求項１】 第１のチャンネル層と第２のチャンネル層とが積層され
ている構成を有する複合チャンネル層と、 上記複合チャンネル層上に、その相対向する第１及び第
２の主面側において、それら第１及び第２の主面とそれ
ぞれ接して配されている第１及び第２のバリア層と、 上記第１及び第２のバリア層上に、上記複合チャンネル
層側とは反対側の主面側において、それら第１及び第２
の主面とそれぞれ局部的に接して配されている第１及び
第２のゲート電極層と、 上記複合チャンネル層に、上記第１及び第２のゲート電
極層側から上記複合チャンネル層側をみた、上記第１及
び第２のゲート電極層を挟む両位置においてそれぞれ連
結しているソース電極層及びドレイン電極層とを有し、 上記第１及び第２のチャンネル層が、波数空間上でみて
、伝導帯最下端を決めているバレーが互に異なり且つ伝
導帯最下端での電子有効質量が互に異なる関係を有する
第１及び第２の半導体でそれぞれなり、 上記第１のバリア層が、上記第１のチャンネル層を構成
している第１の半導体の伝導帯最下端よりも高いエネル
ギ位置に伝導帯下端を有する第３の半導体または第１の
絶縁体でなり、上記第２のバリア層が、上記第２のチャ
ンネル層を構成している第２の半導体の伝導帯最下端よ
りもエネルギ位置に伝導帯下端を有する第４の半導体ま
たは第２の絶縁体でなることを特徴とする速度変調型電
界効果トランジスタ。 - 【請求項２】 第１のチャンネル層と第２のチャンネル層とが積層され
ている構成を有する複合チャンネル層と、 上記複合チャンネル層上に、その相対向する第１及び第
２の主面側において、それら第１及び第２の主面とそれ
ぞれ接して配されている第１及び第２のバリア層と、 上記第１または第２のバリア層上に、上記複合チャンネ
ル層側とは反対側の主面側において、その主面とそれぞ
れ局部的に接して配されているゲート電極層と、 上記複合チャンネル層に、上記ゲート電極層側から上記
複合チャンネル層側をみた、上記ゲート電極層を挟む両
位置においてそれぞれ連結しているソース電極層及びド
レイン電極層とを有し、 上記第１及び第２のチャンネル層が、波数空間上でみて
、伝導帯最下端を決めているバレーが互に異なり且つ伝
導帯最下端での電子有効質量が互に異なる関係を有する
第１及び第２の半導体でそれぞれなり、 上記第１のバリア層が、上記第１のチャンネル層を構成
している第１の半導体の伝導帯最下端よりも高いエネル
ギ位置に伝導帯下端を有する第３の半導体または第１の
絶縁体でなり、上記第２のバリアーが、上記第２のチャ
ンネル層を構成している第２の半導体の伝導帯最下端よ
りもエネルギ位置に伝導帯下端を有する第４の半導体ま
たは第２の絶縁体でなることを特徴とする速度変調型電
界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023725A JPH03228336A (ja) | 1990-02-02 | 1990-02-02 | 速度変調型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023725A JPH03228336A (ja) | 1990-02-02 | 1990-02-02 | 速度変調型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03228336A true JPH03228336A (ja) | 1991-10-09 |
Family
ID=12118295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023725A Pending JPH03228336A (ja) | 1990-02-02 | 1990-02-02 | 速度変調型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03228336A (ja) |
-
1990
- 1990-02-02 JP JP2023725A patent/JPH03228336A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808344A (en) | Single-transistor logic and CMOS inverters | |
| US4458261A (en) | Insulated gate type transistors | |
| CA1253632A (en) | Heterojunction field effect transistor | |
| CA1242287A (en) | Semiconductor device exhibiting negative transconductance | |
| JPS58178572A (ja) | 移動度変調形電界効果トランジスタ | |
| JPH0554270B2 (ja) | ||
| JPS59193066A (ja) | Ｍｏｓ型半導体装置 | |
| US3639813A (en) | Complementary enhancement and depletion mosfets with common gate and channel region, the depletion mosfet also being a jfet | |
| US3263095A (en) | Heterojunction surface channel transistors | |
| US6825507B2 (en) | Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate | |
| US3804681A (en) | Method for making a schottky-barrier field effect transistor | |
| GB2163002A (en) | Tunnel injection static induction transistor and its integrated circuit | |
| US4855797A (en) | Modulation doped high electron mobility transistor with n-i-p-i structure | |
| JPH03228336A (ja) | 速度変調型電界効果トランジスタ | |
| JPH04267551A (ja) | 薄膜トランジスタ | |
| KR930020752A (ko) | 화합물 반도체집적회로 및 이것을 사용한 광재생 중계기 | |
| JP3351691B2 (ja) | 半導体装置 | |
| JP2666970B2 (ja) | 半導体装置 | |
| JPH0834213B2 (ja) | 共鳴トンネル半導体装置 | |
| JPS61294873A (ja) | 電界効果型トランジスタ | |
| JPH0196966A (ja) | 電界効果トランジスタ | |
| JPS60257577A (ja) | 接合型電界効果トランジスタ | |
| JPS5897866A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPS587877A (ja) | 絶縁ゲ−ト型静電誘導トランジスタ | |
| JPS63308966A (ja) | 半導体装置 |