JPH03228352A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03228352A JPH03228352A JP2461890A JP2461890A JPH03228352A JP H03228352 A JPH03228352 A JP H03228352A JP 2461890 A JP2461890 A JP 2461890A JP 2461890 A JP2461890 A JP 2461890A JP H03228352 A JPH03228352 A JP H03228352A
- Authority
- JP
- Japan
- Prior art keywords
- output
- wiring
- semiconductor device
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＬＣＤ％ＬＥＤ、ＰＤＰ等の多出力端子を有
する半導体装＠（ドライバＩＣ）に関するものである。
する半導体装＠（ドライバＩＣ）に関するものである。
第２図は一般的な従来の半導体集積回路の構成を示す図
で、図において、（１）、（２）は信号又はデータを発
生又は記憶する信号発生回路、（３） 、 （４）は信
号発生回路（１）、（２）からの信号又はデータをそれ
ぞれ集積回路外へ出力する出力回路、（５）、（６）は
信号発生回路（１）と出力回路（３）及び信号発生回路
（２）と出力回路（４）を各々接続する配線、（７）、
（８）は出力回路（３）、（４）にそれぞれ含まｎた出
力端子（パッド）である。
で、図において、（１）、（２）は信号又はデータを発
生又は記憶する信号発生回路、（３） 、 （４）は信
号発生回路（１）、（２）からの信号又はデータをそれ
ぞれ集積回路外へ出力する出力回路、（５）、（６）は
信号発生回路（１）と出力回路（３）及び信号発生回路
（２）と出力回路（４）を各々接続する配線、（７）、
（８）は出力回路（３）、（４）にそれぞれ含まｎた出
力端子（パッド）である。
次に動作について説明する。信号発生回路（１ンによっ
て生成された信号は配線（５）によって出力回路（３）
に接続さ口ているため、パッド（７）を通じて、半導体
集積回路外へ出力される。また、信号発生回路（２）に
よって生成された信号は配線（６）によって出力回路（
４）に接続されているため、必ずパッド（３）を通じて
半導体集積回路外へ出力される。
て生成された信号は配線（５）によって出力回路（３）
に接続さ口ているため、パッド（７）を通じて、半導体
集積回路外へ出力される。また、信号発生回路（２）に
よって生成された信号は配線（６）によって出力回路（
４）に接続されているため、必ずパッド（３）を通じて
半導体集積回路外へ出力される。
従来の半導体集積回路は以上のように構成されていたの
で、信号が出力さｎるパッド（パッケージビン端子）は
あらかじめ決まっており、半導体装置を使用するユーザ
は、これらの決まったピン配置に従って、半導体装置間
あるいは半導体装置と他の電子部品を配線するためのプ
リント基板を設計、製作する。基本的に、半導体装置か
らの出力信号は信号を共用できる入力信号と異なり、信
号毎に専用の配線パターンが必要で、従って、プリント
基板上で配線領域を最も多く占めるのが出力信号線であ
る。
で、信号が出力さｎるパッド（パッケージビン端子）は
あらかじめ決まっており、半導体装置を使用するユーザ
は、これらの決まったピン配置に従って、半導体装置間
あるいは半導体装置と他の電子部品を配線するためのプ
リント基板を設計、製作する。基本的に、半導体装置か
らの出力信号は信号を共用できる入力信号と異なり、信
号毎に専用の配線パターンが必要で、従って、プリント
基板上で配線領域を最も多く占めるのが出力信号線であ
る。
特に、ＬＣＤドライバ■（等の多出力端子を有する半導
体装置では、こわらを組み込むプリント基板の面積をい
かに小さくするか、配線の設計が非常に難しく、時には
、片面のみの配線パターンでは配線不可能となる場合が
あるなどの問題点があった。
体装置では、こわらを組み込むプリント基板の面積をい
かに小さくするか、配線の設計が非常に難しく、時には
、片面のみの配線パターンでは配線不可能となる場合が
あるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、プリント基板の配線パターンを設計するユー
ザが設計しやすいように、出力端子のピン配置をユーザ
か指定できるような半導体装置を得ることを目的とする
。
たもので、プリント基板の配線パターンを設計するユー
ザが設計しやすいように、出力端子のピン配置をユーザ
か指定できるような半導体装置を得ることを目的とする
。
この発明に係る半導体装置は、ウェハプロセス工程にお
いて、露光マスクを一枚変更することによって、半導体
装置内の信号の接続を変更できるようにしたものである
。
いて、露光マスクを一枚変更することによって、半導体
装置内の信号の接続を変更できるようにしたものである
。
この発明における露光マスクは、ユーザの指定に従って
変更され、半導体装置内の信号の出力回路までの接続を
このマスクデータによって変更することで、半導体装置
の出力ピン配置を変更する。
変更され、半導体装置内の信号の出力回路までの接続を
このマスクデータによって変更することで、半導体装置
の出力ピン配置を変更する。
以下、この発明の一実施例を図について説明する。第１
図において、（１）、（２）は信号又（まデータを発生
又は記憶する信号発生回路、（３）、（４）は信号発生
回路（ＩＪ 、 （２）からの信号又はデータを半導体
装置外へそれぞれ出力する出力回路、（５）、（６）、
（９）、αＱは信号発生回路（１）、（２）と出力回路
（３Ｌ（４）をそれぞれ接続するための配線、Ｑυは配
線（５）と配線（９）が接続されていることを示す接続
点で、パターンレイアウトにおいては、αυに配線コン
タクトパターンデータが配置されていることを示してい
る。＠は同様に配線（６）とａりが接続さｎていること
を示す接続点、α４は配線（５）とＣＩりを接続する場
合、配線コンタクトパターンが配置さ口る場所を示す接
続点、０勺は同様に配線（熔と（９）を接続する場合の
接続点、（７）、（８）は出力パッドである。
図において、（１）、（２）は信号又（まデータを発生
又は記憶する信号発生回路、（３）、（４）は信号発生
回路（ＩＪ 、 （２）からの信号又はデータを半導体
装置外へそれぞれ出力する出力回路、（５）、（６）、
（９）、αＱは信号発生回路（１）、（２）と出力回路
（３Ｌ（４）をそれぞれ接続するための配線、Ｑυは配
線（５）と配線（９）が接続されていることを示す接続
点で、パターンレイアウトにおいては、αυに配線コン
タクトパターンデータが配置されていることを示してい
る。＠は同様に配線（６）とａりが接続さｎていること
を示す接続点、α４は配線（５）とＣＩりを接続する場
合、配線コンタクトパターンが配置さ口る場所を示す接
続点、０勺は同様に配線（熔と（９）を接続する場合の
接続点、（７）、（８）は出力パッドである。
第１図において、コンタクトパターンデータは接続点Ｑ
η及び＠に配置されており信号発生回路（１）で発生し
た信号又はデータは、配線（９ンと配線（５）が接続点
叩において接続さｎているので、出力回路（３）に入力
され、出力パッド（７）を通じて半導体装置外へ出力さ
れる。同様に信号発生回路（２）で発生した信号又はデ
ータは配線αＱと（６）により出力回路（４）に入力さ
れ、出力パッド（３）を通じて半導体装置外へ出力され
る。
η及び＠に配置されており信号発生回路（１）で発生し
た信号又はデータは、配線（９ンと配線（５）が接続点
叩において接続さｎているので、出力回路（３）に入力
され、出力パッド（７）を通じて半導体装置外へ出力さ
れる。同様に信号発生回路（２）で発生した信号又はデ
ータは配線αＱと（６）により出力回路（４）に入力さ
れ、出力パッド（３）を通じて半導体装置外へ出力され
る。
ここで、ユーザがこの半導体装置をプリント基板上に配
置配線する場合、上記の出力信号が順序が逆、すなわち
、信号発生口！ （１）の信号又はデータがパッド（８
）から出力され、信号発生回路（２）の信号又はデータ
がパッド（７）から出力されていｎば、プリント基板上
のパターン配線が容易になり、プリント基板の大きさ（
面積）を小さくすることが判った時、ユーザは半導体メ
ーカに、半導体パターンレイアウトにおいて、コンタク
トパターンをαυ、 Ｃ１２１の接続点から時、ｕｗに
配置変更する様要求を出す。半導体メーカはその要求に
従ってコンタクト工程のマスクを変更し、出力順の変更
を可能にすることができる。
置配線する場合、上記の出力信号が順序が逆、すなわち
、信号発生口！ （１）の信号又はデータがパッド（８
）から出力され、信号発生回路（２）の信号又はデータ
がパッド（７）から出力されていｎば、プリント基板上
のパターン配線が容易になり、プリント基板の大きさ（
面積）を小さくすることが判った時、ユーザは半導体メ
ーカに、半導体パターンレイアウトにおいて、コンタク
トパターンをαυ、 Ｃ１２１の接続点から時、ｕｗに
配置変更する様要求を出す。半導体メーカはその要求に
従ってコンタクト工程のマスクを変更し、出力順の変更
を可能にすることができる。
なお、上記実施例では極めて簡単な場合として２つの出
力について説明したが、出力数はもっと多数であっても
良い。
力について説明したが、出力数はもっと多数であっても
良い。
また、接続の変更方法をコンタクトマスクデータを変更
することによって可能にした場合を示したが、これは金
属配線工程等の他の工程であっても良く、上記実施例と
同様の効果を奏する。
することによって可能にした場合を示したが、これは金
属配線工程等の他の工程であっても良く、上記実施例と
同様の効果を奏する。
以上のように従来の半導体集積回路における出力信号又
はデータと出力端子との関係（出力ピン配置ンはあらか
じめ決まっており、ユーザは決まったピン配置でプリン
ト基板のパターン配線を設計していたが、この発明によ
ればユーザの指定にヨリ、ウェハプロセスにおいて、マ
スク１枚を変更するだけで、出力ピン配置を変更するこ
とができるので、ユーザは半導体装置の出力ピン配置を
気にすることなく、プリント基板配線パターンの設計が
できるという効果がある。
はデータと出力端子との関係（出力ピン配置ンはあらか
じめ決まっており、ユーザは決まったピン配置でプリン
ト基板のパターン配線を設計していたが、この発明によ
ればユーザの指定にヨリ、ウェハプロセスにおいて、マ
スク１枚を変更するだけで、出力ピン配置を変更するこ
とができるので、ユーザは半導体装置の出力ピン配置を
気にすることなく、プリント基板配線パターンの設計が
できるという効果がある。
第１図はこの発明の一実施例による半導体装置を示す回
路構成図、第２区は従来の半導体装置を示す回路構成図
である。 図において、（３）、（４Ｊは出力回路、（７Ｊｉ８月
ま出カバノド、（５）、（６）、 （９）、 ＧＯは配
線を示す。 なお、図中、同一符号は同一、又は相当部分を丁す。
路構成図、第２区は従来の半導体装置を示す回路構成図
である。 図において、（３）、（４Ｊは出力回路、（７Ｊｉ８月
ま出カバノド、（５）、（６）、 （９）、 ＧＯは配
線を示す。 なお、図中、同一符号は同一、又は相当部分を丁す。
Claims (1)
- 複数の出力端子を含む出力回路を有する半導体集積回路
装置であって、ウェハプロセス中の任意の露光マスク１
枚を変更することで、出力する信号と出力端子との接続
を自由に変更できることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2461890A JPH03228352A (ja) | 1990-02-02 | 1990-02-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2461890A JPH03228352A (ja) | 1990-02-02 | 1990-02-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03228352A true JPH03228352A (ja) | 1991-10-09 |
Family
ID=12143135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2461890A Pending JPH03228352A (ja) | 1990-02-02 | 1990-02-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03228352A (ja) |
-
1990
- 1990-02-02 JP JP2461890A patent/JPH03228352A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789816A (en) | Multiple-chip integrated circuit package including a dummy chip | |
| US5396701A (en) | Method for packaging an integrated circuit | |
| JP2568748B2 (ja) | 半導体装置 | |
| JPH03228352A (ja) | 半導体装置 | |
| JP2002026130A (ja) | 半導体集積回路及びｉ／ｏブロック配置方法 | |
| JP3240376B2 (ja) | Ｉｃの高密度実装方法 | |
| JPS6089955A (ja) | 半導体装置 | |
| EP4679945A1 (en) | Method of using optimized pitch for installing processing circuit at printed circuit board, and associated apparatus | |
| JPH0349255A (ja) | 半導体集積回路の封止方式 | |
| JPS5935461A (ja) | Ｌｓｉの実装方式 | |
| JPS5814391Y2 (ja) | ジドウリズムパタ−ンハツセイヨウシユウセキカイロ | |
| JPS5922335A (ja) | 半導体装置 | |
| KR100253012B1 (ko) | 반도체 메모리 장치 | |
| JPS62172438A (ja) | 集積回路の実装方法 | |
| JPH04118954A (ja) | 多ピン半導体パッケージ | |
| JPS6169159A (ja) | 集積回路装置 | |
| JPH02306650A (ja) | 半導体装置 | |
| JPH06232320A (ja) | 半導体集積回路パッケージ | |
| JP2704076B2 (ja) | 集積回路パッケージ | |
| JPH1187909A (ja) | Ｉｃ接続装置及びｉｃ接続用補助基板 | |
| JPH01316948A (ja) | 半導体集積回路 | |
| JPH04372883A (ja) | テープキャリアパッケージ実装半導体装置のテスト回路 | |
| JPH04181748A (ja) | Ｔａｂテープ | |
| JPS59138353A (ja) | 集積回路装置 | |
| JPH06120346A (ja) | 半導体集積回路チップの自動設計方法 |