JPH04118954A - 多ピン半導体パッケージ - Google Patents

多ピン半導体パッケージ

Info

Publication number
JPH04118954A
JPH04118954A JP23924190A JP23924190A JPH04118954A JP H04118954 A JPH04118954 A JP H04118954A JP 23924190 A JP23924190 A JP 23924190A JP 23924190 A JP23924190 A JP 23924190A JP H04118954 A JPH04118954 A JP H04118954A
Authority
JP
Japan
Prior art keywords
semiconductor package
leads
mounting
pin semiconductor
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23924190A
Other languages
English (en)
Inventor
Hiroyuki Sato
博之 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP23924190A priority Critical patent/JPH04118954A/ja
Publication of JPH04118954A publication Critical patent/JPH04118954A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野１ 本発明は、半導体パッケージの多ピン化に関する。
〔従来の技術〕
従来の半導体パッケージは、第４図に示す様に、ある単
一平面上に信号の入出力及び電源用の端子（以後、リー
ドと呼ぶ）が配置されていた。
［発明が解決しようとする課題１ しかし、近年半導体装置で構成する回路は大規模化し、
それに伴って必要となる半導体パッケージのリードの数
も増えている。また、回路規模は小さいが多くのリード
が必要とされる場合も増えている。
ところが、従来の半導体パッケージは、そのリードがあ
る単一平面上に配置されている為、多くのリードを設け
る為には、半導体パッケージを大きくしたり、リードの
間隔を狭くするしかなかった。
しかし、半導体パッケージを大きくすると、それだけの
面積を実装基盤上に確保しなければならない。よって実
装基盤が大きくなり、ひいてはそれを使用する装置自体
が大きくなってしまう。また、リードの間隔を狭くする
と、半田付等の実装が難しくなってくる。
そこで、このような問題を解決する方法として本発明の
目的とするところは、半導体パッケージにおいて、半導
体パッケージ本体の上面に信号の入出力及び電源用の端
子を設け、さらに下面にも信号の入出力及び電源用の端
子を設ける事で、半導体パッケージの本体を大きくする
事なく多くのリードを設け、かつ実装の容易な半導体パ
ッケージを実現するところにある。
［課題を解決するための手段］ 本発明の多ピン半導体パッケージは、 （ａ）半導体パッケージにおいて、 （ｂ）半導体パッケージ本体の上面に信号の入出力及び
電源用の端子を設け、 （Ｃ）上記半導体パッケージの下面にも信号の入出力及
び電源用の端子を設けることを特徴とする。
［実　施　例］ 第１図に本発明による多ピン半導体パッケージの実施例
を示す。
図中１は半導体パッケージ本体である。２は半導体パッ
ケージ上面に設けたリードである。３′は半導体パッケ
ージ下面に設けたリードである。第２図は本発明による
半導体パッケージを実装基盤に取付けた実装例である。
また、第３図は実装例の断面図である。図中４は実装用
の補助リードである。５は実装基盤上の配線パターン、
６は実装基盤である。
この実装例では、実装基盤に穴をあけ、半導体パッケー
ジのリードと実装基盤の配線パターンとは、補助リード
で接続する。また、この補助リードは、半導体パッケー
ジをもささえている。
この様な構造を採る事により、半導体パッケージの大き
さを必要以上に大きくする事なく、またリードの間隔を
狭くせずに、多くのリードを設ける事が可能となる。ま
た、リードの間隔を狭くする必要がない為、実装が容易
になり、隣接するリード間の半田による短絡等の不良も
起こしにくくなる。
よって、半導体パッケージの上面及び下面にリードを設
ける事により、半導体パッケージの本体を大きくする事
なく、多くのリードを設け、かつ実装の容易な半導体パ
ッケージを実現する事が可能となる。
［発明の効果］ 以上に記したように、本発明によって多くのリードを設
け、かつ実装の容易な半導体パッケージを実現する事が
可能となる。
【図面の簡単な説明】
第１図は本発明による多ピン半導体パッケージの構成図
。 第２図は本発明による多ピン半導体パッケージの実装例
を示す図。 第３図は本発明による多ピン半導体パッケージの実装例
の断面図。 第４図は従来の半導体パッケージ図。 半導体パッケージ本体。 半導体パッケージ上面に設けたリード。 半導体パッケージ下面に設けたリード。 実装用の補助リードである。 実装基盤上の配線パターン。 ・実装基盤 ・従来の半導体パッケージのリード。 以 上

Claims (1)

  1. 【特許請求の範囲】 （ａ）半導体パッケージにおいて、 （ｂ）半導体パッケージ本体の上面に信号の入出力及び
    電源用の端子を設け、 （ｃ）上記半導体パッケージの下面にも信号の入出力及
    び電源用の端子を設けることを特徴とする多ピン半導体
    パッケージ。
JP23924190A 1990-09-10 1990-09-10 多ピン半導体パッケージ Pending JPH04118954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23924190A JPH04118954A (ja) 1990-09-10 1990-09-10 多ピン半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23924190A JPH04118954A (ja) 1990-09-10 1990-09-10 多ピン半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH04118954A true JPH04118954A (ja) 1992-04-20

Family

ID=17041842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23924190A Pending JPH04118954A (ja) 1990-09-10 1990-09-10 多ピン半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH04118954A (ja)

Similar Documents

Publication Publication Date Title
JPH0679990A (ja) Ｉｃメモリカード
JPH05160290A (ja) 回路モジュール
JPS63242696A (ja) 半導体装置カ−ド
JPS59144155A (ja) 集積回路パツケ−ジ
JPH04118954A (ja) 多ピン半導体パッケージ
JPH11112121A (ja) 回路モジュール及び回路モジュールを内蔵した電子機器
JPH01150332A (ja) プリント回路基板
JPH03205859A (ja) 半導体装置
JPH0228990A (ja) 半導体装置の実装方式
JPH081943B2 (ja) 半導体集積回路パッケージ
JPS6169159A (ja) 集積回路装置
JPH04105390A (ja) 基板機構
JPH04267361A (ja) リードレスチップキャリア
JPH0636593Y2 (ja) 複合集積回路装置
JPH05211276A (ja) マルチチップパッケージ
JPH02116152A (ja) 混成集積回路装置
JPS62219996A (ja) 電子部品の実装構造
JPS6364391A (ja) 電子部品の高密度実装方法
JPH02304877A (ja) フレキシブル基板
JPH1197571A (ja) 変換基板及び半導体装置
JPS635597A (ja) 高密度実装装置
JPH06349981A (ja) 樹脂封止型半導体装置
JPS61113297A (ja) 基板の実装方法
JPH0420934A (ja) 液晶表示体装置
JPH02143582A (ja) 小型モジュール用配線基板