JPH03229457A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH03229457A JPH03229457A JP2025765A JP2576590A JPH03229457A JP H03229457 A JPH03229457 A JP H03229457A JP 2025765 A JP2025765 A JP 2025765A JP 2576590 A JP2576590 A JP 2576590A JP H03229457 A JPH03229457 A JP H03229457A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening window
- window
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、バイポーラ型トランジスタ又は金属−絶縁体
一半導体型容量（以下ＭＩＳ型容全容量う）の構造等を
備えた半導体集積回路装置およびその製造方法に間する
。
一半導体型容量（以下ＭＩＳ型容全容量う）の構造等を
備えた半導体集積回路装置およびその製造方法に間する
。
従来の技術
一般に、アナログ量の信号処理にはバイポーラ型ＩＣが
広く利用されている。近年、アナログ信号の高周波化お
よびＩｃの高性能化が進展する中で、ＩＣに集積するト
ランジスタの微細化が図られている。特に、トランジス
タの高速化を図る上で、エミッタ窓の微細加工が問題に
なっていた。
広く利用されている。近年、アナログ信号の高周波化お
よびＩｃの高性能化が進展する中で、ＩＣに集積するト
ランジスタの微細化が図られている。特に、トランジス
タの高速化を図る上で、エミッタ窓の微細加工が問題に
なっていた。
つまり、微細加工に適したりアクティブイオンエツチン
グ（ＲＩＥ）を用いて、エミッタ窓を形成すると、活性
領域の単結晶シリコン層にエツチングダメージおよび重
金属による汚染が生じて、トランジスタ特性の劣化を招
き易く、ＩＣの歩留まりが低下する。そこで、従来のウ
ェットエツチング法を用いて、微細なエミッタ窓を実現
できる、第４図に示すトランジスタの構造が提案されて
いる。
グ（ＲＩＥ）を用いて、エミッタ窓を形成すると、活性
領域の単結晶シリコン層にエツチングダメージおよび重
金属による汚染が生じて、トランジスタ特性の劣化を招
き易く、ＩＣの歩留まりが低下する。そこで、従来のウ
ェットエツチング法を用いて、微細なエミッタ窓を実現
できる、第４図に示すトランジスタの構造が提案されて
いる。
第４図は、従来のバイポーラ型ＩＣの断面構造図を示す
ものである。そして、第５図はこのＩＣの製造方法の要
部を示す工程断面図である。
ものである。そして、第５図はこのＩＣの製造方法の要
部を示す工程断面図である。
ｐ−型半導体基板（ここでは単結晶シリコン基板で以下
Ｓｉ基板という）ｌに周知の技術を用いて、Ｎ゛型埋込
み層２を形成し、この基板−ヒにＮ−型エピタキシャル
Ｎ３を形成する。そして、この基板にＰＮ接合分離のｐ
１型拡散層４およびコレクタウオールのＮ゛型拡散Ｎ５
を形成した後、熱酸化技術を用いて表面保護膜の薄いシ
リコン酸化膜（以下５Ｉ０２膜という）６を形成する。
Ｓｉ基板という）ｌに周知の技術を用いて、Ｎ゛型埋込
み層２を形成し、この基板−ヒにＮ−型エピタキシャル
Ｎ３を形成する。そして、この基板にＰＮ接合分離のｐ
１型拡散層４およびコレクタウオールのＮ゛型拡散Ｎ５
を形成した後、熱酸化技術を用いて表面保護膜の薄いシ
リコン酸化膜（以下５Ｉ０２膜という）６を形成する。
その後、イオン注入技術を用いてベースのＰ型拡散１７
を形成し、この基板上にＣＶＤ技術を用いて厚いＣＶＤ
−５ｉＯ２膜８を形成する（第５図（Ａ）参照）。
を形成し、この基板上にＣＶＤ技術を用いて厚いＣＶＤ
−５ｉＯ２膜８を形成する（第５図（Ａ）参照）。
次に、ホトエツチング技術を用いて各コンタクト領域の
ＣＶ Ｄ Ｓ ｉｏ２Ｍｇ Ｂのみを選択的に除去し
た後、この基板上に減圧ＣＶＤ技術を用いてシリコン窒
化膜（以下５ｉ３Ｎａ膜という）９を形成する （第５
図（Ｂ）参照）。
ＣＶ Ｄ Ｓ ｉｏ２Ｍｇ Ｂのみを選択的に除去し
た後、この基板上に減圧ＣＶＤ技術を用いてシリコン窒
化膜（以下５ｉ３Ｎａ膜という）９を形成する （第５
図（Ｂ）参照）。
次に、ホトエツチング技術を用いて５Ｉ３ＮＡ膜９にコ
ンタクト窓を開口した後、下地の薄いＳｉＯ２膜６を除
去する。このように形成すると、ＳｉＯ２膜６は薄いの
でサイドエッチがなく、コンタクト窓をレジスト寸法通
りに形成できる（第５図（Ｃ）参曜）。
ンタクト窓を開口した後、下地の薄いＳｉＯ２膜６を除
去する。このように形成すると、ＳｉＯ２膜６は薄いの
でサイドエッチがなく、コンタクト窓をレジスト寸法通
りに形成できる（第５図（Ｃ）参曜）。
次に、この基板−ヒに周知の技術を用いて、ヒ素ドープ
ド多結晶シリコン膜（以丁Ａ ｓ Ｆ−ブＰｏ１ｙ−Ｓ
ｉ膜という）１０を拡散源としてエミッタのＮ３型拡散
層１１を形成した後、アルミニウム合金配線（以下Ａ１
合金配線という）１２を形成して、第４図のＩＣを製造
できる。
ド多結晶シリコン膜（以丁Ａ ｓ Ｆ−ブＰｏ１ｙ−Ｓ
ｉ膜という）１０を拡散源としてエミッタのＮ３型拡散
層１１を形成した後、アルミニウム合金配線（以下Ａ１
合金配線という）１２を形成して、第４図のＩＣを製造
できる。
以上のように、構成された従来のｔＣにおいては、ウェ
ットエツチング法を用いて微細なエミッタ窓を実現して
いる。又、表面が緻密な５ｉ３Ｎｎ膜９で保護されてい
るので、素子の信頼性が向上する。
ットエツチング法を用いて微細なエミッタ窓を実現して
いる。又、表面が緻密な５ｉ３Ｎｎ膜９で保護されてい
るので、素子の信頼性が向上する。
発明が解決しようとする課題
しかしながら上記のような従来の構造は、次のような課
題を有していた。
題を有していた。
（１）コンタクト領域の厚いＣＶＤ−５ｉＯ２膜８を除
去するときは、下地の薄い５１０２膜６とのエツチング
速度の差を利用してウェットエツチングする。このため
、ＣＶＤ ５ｉ０２膜８の膜質のバラツキ及び経時変
化によるエツチング液のエッチ速度の変化によりＣＶ
Ｄ Ｓ ｉ Ｏ２膜８たけの選択エッチが難しく、オ
ーバーエッチすると下地のＳｉＯ２膜６まて除去される
。この場合、ＩＣが形成できず不良となる。
去するときは、下地の薄い５１０２膜６とのエツチング
速度の差を利用してウェットエツチングする。このため
、ＣＶＤ ５ｉ０２膜８の膜質のバラツキ及び経時変
化によるエツチング液のエッチ速度の変化によりＣＶ
Ｄ Ｓ ｉ Ｏ２膜８たけの選択エッチが難しく、オ
ーバーエッチすると下地のＳｉＯ２膜６まて除去される
。この場合、ＩＣが形成できず不良となる。
（２）配線の微細化を図るには、Ａ１合金配線（ここで
はＡｌ−９ｉ配線）１２をドライエッチ技術で形成する
必要がある。この場合、へ１席食対策およびＳ１パーテ
イクル（粒子）を除去するために一般のＣＦ ａプラズ
マ処理を行うと下地の５ｌａＮａｌｌＩ９まて除去され
る。こうすると、表面保護膜がＣＶＤ−５ｉＯ２膜８と
ＳｉＯ２膜６だけで構成され、体質性が劣化し、ＩＣの
信頼性が低下する。
はＡｌ−９ｉ配線）１２をドライエッチ技術で形成する
必要がある。この場合、へ１席食対策およびＳ１パーテ
イクル（粒子）を除去するために一般のＣＦ ａプラズ
マ処理を行うと下地の５ｌａＮａｌｌＩ９まて除去され
る。こうすると、表面保護膜がＣＶＤ−５ｉＯ２膜８と
ＳｉＯ２膜６だけで構成され、体質性が劣化し、ＩＣの
信頼性が低下する。
本発明の目的は、従来の課題を解消し、簡易な構成で製
造工程の簡便化及びパターン寸法の縮小を図り、製造原
価の低減が可能な半導体集積回路装置およびその製造方
法を提供することである。
造工程の簡便化及びパターン寸法の縮小を図り、製造原
価の低減が可能な半導体集積回路装置およびその製造方
法を提供することである。
課題を解決するための手段
本発明の半導体集積回路装置は、一方導電型の半導体層
が一主面に形成された半導体基板と、前記基板上に設け
られた絶縁膜と、前記絶縁膜の所定領域に設りられた第
１の開口窓と、前記絶縁膜上に設けられた第１の絶縁被
膜と、前記第１の絶縁被膜上に設けられた第２の絶縁被
膜と、前記第１および第２の絶縁被膜に設けられ、前記
第１の開口窓を含む所定領域に設けられた第２の開口窓
と、前記基板上に設けられ、前記第１の開口窓と接続し
た金属配線と、前記半導体層に形成される能動素子とを
備えたことを特徴とする半導体集積回路装置である。
が一主面に形成された半導体基板と、前記基板上に設け
られた絶縁膜と、前記絶縁膜の所定領域に設りられた第
１の開口窓と、前記絶縁膜上に設けられた第１の絶縁被
膜と、前記第１の絶縁被膜上に設けられた第２の絶縁被
膜と、前記第１および第２の絶縁被膜に設けられ、前記
第１の開口窓を含む所定領域に設けられた第２の開口窓
と、前記基板上に設けられ、前記第１の開口窓と接続し
た金属配線と、前記半導体層に形成される能動素子とを
備えたことを特徴とする半導体集積回路装置である。
そして、本発明の半導体集積回路装置の製造方法は、一
方導電型の半導体層を一主面に有する半導体基板に絶縁
膜を形成する工程と、前記絶縁膜上の所定領域に第１の
開口窓を形成する工程と、前記絶紳膜上乙こ第１及び第
２の絶縁被膜を順次積層形成する工程と、前記第１の開
口窓を含む所定領域に第２の開口窓を、前記第２の絶縁
被膜に形成する工程と、前記第２の開口窓に露出した前
記第１の絶縁被膜を除去する工程と、前記第１の開口窓
に接続する金属配線を形成する工程とを含むことを特徴
とする半導体集積回路装置の製造方法である。
方導電型の半導体層を一主面に有する半導体基板に絶縁
膜を形成する工程と、前記絶縁膜上の所定領域に第１の
開口窓を形成する工程と、前記絶紳膜上乙こ第１及び第
２の絶縁被膜を順次積層形成する工程と、前記第１の開
口窓を含む所定領域に第２の開口窓を、前記第２の絶縁
被膜に形成する工程と、前記第２の開口窓に露出した前
記第１の絶縁被膜を除去する工程と、前記第１の開口窓
に接続する金属配線を形成する工程とを含むことを特徴
とする半導体集積回路装置の製造方法である。
作用
本発明は、前記した構造により、金属配線と接続する開
口窓は、第１および第２の開口窓から構成されている。
口窓は、第１および第２の開口窓から構成されている。
こうすると、開口窓の段差は緩和するので、ここでの金
属配線の断線を防止できる。
属配線の断線を防止できる。
そして、第１の開口窓を形成する絶縁膜を薄くすること
によりエミッタ窓を実現できる。また、半導体基板の表
面は、第１及び第２の絶縁被膜で被覆されているので、
トランジスタの信頼性を向上できる。
によりエミッタ窓を実現できる。また、半導体基板の表
面は、第１及び第２の絶縁被膜で被覆されているので、
トランジスタの信頼性を向上できる。
そして、本発明は前記した製造方法により、第２の開口
窓を形成する工程では、第２の絶縁被膜とは選択比の高
い第１の絶縁被膜を下地にすることができるので、選択
的にそれだけをエツチングできる。こうすると、開口窓
の形成が容易であり、ＩＣの製造工程が簡便化できる。
窓を形成する工程では、第２の絶縁被膜とは選択比の高
い第１の絶縁被膜を下地にすることができるので、選択
的にそれだけをエツチングできる。こうすると、開口窓
の形成が容易であり、ＩＣの製造工程が簡便化できる。
また、エミッタ拡散するときに、第１の開口窓上の第１
の絶縁被膜が拡散不純物の蒸発を防ぐので、拡散のバラ
ツキを抑制できる。この結果、トランジスタ特性（特に
電流増幅率ｈＦＥ）のバラツキが小さくなリ、ＩＣの歩
留まりが向上できる。
の絶縁被膜が拡散不純物の蒸発を防ぐので、拡散のバラ
ツキを抑制できる。この結果、トランジスタ特性（特に
電流増幅率ｈＦＥ）のバラツキが小さくなリ、ＩＣの歩
留まりが向上できる。
実施例
本発明の実施例について図面に基づいて説明する。第１
図は、本発明の一実施例における半導体集積回路装置の
バイポーラ型ｔＣの断面構造を示すものである。同図に
おいて、従来例の第４図のＩＣと共通の構成要素は同し
番号を用いており、１はｐ〜型Ｓ：基板、２はＮ゛型コ
レクタ埋め込み層、３はＮ−型エピタキシャル層、４は
ｐ゛゛分離拡散層、５はコレクタウオールのＮ゛型被拡
散層６は表面保護膜の５１０２膜、７はベースのｐ型拡
散層、１１はエミッタのＮ゛型被拡散層１２はＡ１合金
配線、２０は第１の開口窓であるエミッタ窓、２１は第
３の開口窓である容量形成窓、２２は第１の絶縁被膜で
あるＣＶＤ−５ｉ○２膜、２４は第２の開口窓、２５．
２６はコンタクト窓である。
図は、本発明の一実施例における半導体集積回路装置の
バイポーラ型ｔＣの断面構造を示すものである。同図に
おいて、従来例の第４図のＩＣと共通の構成要素は同し
番号を用いており、１はｐ〜型Ｓ：基板、２はＮ゛型コ
レクタ埋め込み層、３はＮ−型エピタキシャル層、４は
ｐ゛゛分離拡散層、５はコレクタウオールのＮ゛型被拡
散層６は表面保護膜の５１０２膜、７はベースのｐ型拡
散層、１１はエミッタのＮ゛型被拡散層１２はＡ１合金
配線、２０は第１の開口窓であるエミッタ窓、２１は第
３の開口窓である容量形成窓、２２は第１の絶縁被膜で
あるＣＶＤ−５ｉ○２膜、２４は第２の開口窓、２５．
２６はコンタクト窓である。
以上のように構成された本実施例によれは、Ａ１合金配
線１２と接続するエミッタＦ！１１の開口窓は、第１の
開口窓２ｏおよび第２の開口窓２４から構成されている
。そのため第２に開口窓２４は第１の開口窓２０よりも
広く余裕があるので、エミッタ開口部の段差は緩和され
る。この結果、エミッタ窓をｒ４ｍ化しても、この段差
部でのＡ１合金配線１２の断線は防止できる。そして、
このＡ１合金配線１２の寄生容量および寄生素子効果を
抑制するには、第２の開口窓２４を構成するＣＶＤ−５
ｉＯ２膜２３を厚くすればよいので、エミッタ窓となる
第１の開口窓２０を構成するＳｉＯ２膜６は薄くできる
。この結果、エミッタ窓をウェットエツチング法で形成
しても、再度エッチはなく微細なエミッタ窓を実現でき
る。
線１２と接続するエミッタＦ！１１の開口窓は、第１の
開口窓２ｏおよび第２の開口窓２４から構成されている
。そのため第２に開口窓２４は第１の開口窓２０よりも
広く余裕があるので、エミッタ開口部の段差は緩和され
る。この結果、エミッタ窓をｒ４ｍ化しても、この段差
部でのＡ１合金配線１２の断線は防止できる。そして、
このＡ１合金配線１２の寄生容量および寄生素子効果を
抑制するには、第２の開口窓２４を構成するＣＶＤ−５
ｉＯ２膜２３を厚くすればよいので、エミッタ窓となる
第１の開口窓２０を構成するＳｉＯ２膜６は薄くできる
。この結果、エミッタ窓をウェットエツチング法で形成
しても、再度エッチはなく微細なエミッタ窓を実現でき
る。
また、本実施例によれば、Ｓｉ基板ｌの表面には５ｉＯ
ｐ膜６．５ｉ３Ｎａ膜モしｉ”ｃ Ｖ ｌ） −Ｓ ｉ
ｏ２膜２３が順次積層されている。□そのため、５ｉｑ
Ｎ４膜２２はＣＶ Ｄ Ｓ ｉ Ｏ２膜２３で被覆さ
れているので、Ａ１合金配線１２をドライエッチ技術で
形成しても、後処理のＣＦ４プラズマ処理でＳ ｉａ
Ｎ ｄ’Ａ ２２は除去されない。この結果、配線を微
細化しても体質性の優れた、信頼性の高いＩＣを実現で
きる。
ｐ膜６．５ｉ３Ｎａ膜モしｉ”ｃ Ｖ ｌ） −Ｓ ｉ
ｏ２膜２３が順次積層されている。□そのため、５ｉｑ
Ｎ４膜２２はＣＶ Ｄ Ｓ ｉ Ｏ２膜２３で被覆さ
れているので、Ａ１合金配線１２をドライエッチ技術で
形成しても、後処理のＣＦ４プラズマ処理でＳ ｉａ
Ｎ ｄ’Ａ ２２は除去されない。この結果、配線を微
細化しても体質性の優れた、信頼性の高いＩＣを実現で
きる。
さらに、本実施例によれは、容量形成窓２１には５ｉ３
Ｎａ膜２２を誘電体とする金属−絶縁物一半導体型容量
（以下ＭＩＳ型容型上量う）が、Ａ１合金配線１２、Ｓ
Ｌ３Ｎｍ膜２２そ膜下２°型型数散層１１ら構成されて
いる。それによって、トランジスタを構成する要素だけ
でこの容量も構成できるので、付帯構成要素は必要ない
。この結果、簡易な構成で単位面積当りの容量値の大き
いＭＩＳ型容量を同時に集積することができる。
Ｎａ膜２２を誘電体とする金属−絶縁物一半導体型容量
（以下ＭＩＳ型容型上量う）が、Ａ１合金配線１２、Ｓ
Ｌ３Ｎｍ膜２２そ膜下２°型型数散層１１ら構成されて
いる。それによって、トランジスタを構成する要素だけ
でこの容量も構成できるので、付帯構成要素は必要ない
。この結果、簡易な構成で単位面積当りの容量値の大き
いＭＩＳ型容量を同時に集積することができる。
次に、本発明の一実施例であるバイポーラ型ＩＣの製造
方法について第２図に基づいて説明する。
方法について第２図に基づいて説明する。
第２図（Ａ）〜（Ｄ）は、第１図に示したバイポーラ型
ＩＣの製造方法を示す工程断面図である。
ＩＣの製造方法を示す工程断面図である。
（Ａ）ｐ−型Ｓ１基板ｌに周知の技術を用いて、Ｎ０型
コレクタ埋め込みＮ２を形成し、この基板上にＮ−型エ
ピタキシャル層３を形成する。そして、ごの基板ｌにＰ
Ｎ接合分離のｐ゛型型数散層４よびコレクタウオールの
Ｎ゛型拡散Ｆｊ５を形成する。その後熱酸化技術を用い
て表面保護膜の薄いＳｉＯ２膜６を５０〜２００ｎｍ程
度形成した後、イオン注入技術を用いてベースのｐ型拡
散Ｎ７を形成する。その後、ホトエ・ンチング技術を用
いて所定のエミッタ領域およびＭＴＳ型容量の領域の５
Ｉ０２膜６をウェットエッチ法により除去して、この基
板ｌ上に第１の開口窓であるエミッタ窓２０と、第３の
開口窓である薄膜容量窓２１を形成する。
コレクタ埋め込みＮ２を形成し、この基板上にＮ−型エ
ピタキシャル層３を形成する。そして、ごの基板ｌにＰ
Ｎ接合分離のｐ゛型型数散層４よびコレクタウオールの
Ｎ゛型拡散Ｆｊ５を形成する。その後熱酸化技術を用い
て表面保護膜の薄いＳｉＯ２膜６を５０〜２００ｎｍ程
度形成した後、イオン注入技術を用いてベースのｐ型拡
散Ｎ７を形成する。その後、ホトエ・ンチング技術を用
いて所定のエミッタ領域およびＭＴＳ型容量の領域の５
Ｉ０２膜６をウェットエッチ法により除去して、この基
板ｌ上に第１の開口窓であるエミッタ窓２０と、第３の
開口窓である薄膜容量窓２１を形成する。
このように形成すると、Ｓｉｏ２膜６は薄いのでサイド
エッチはなく、エミッタ窓をレジスト寸法通りに形成で
きる。
エッチはなく、エミッタ窓をレジスト寸法通りに形成で
きる。
（Ｂ）次に、この基板ｌに第１の開口窓２０を通して、
例えばヒ素（Ａｓ）を選択的にイオン注入する。その後
、減圧ＣＶＤ技術を用いて、この基板上に第１の絶縁被
膜である５１３Ｎａ膜２２を５０ｎｍ程度そして第２の
絶縁被膜であるＣＶＤ−５ｉＯｐ膜２３を４００〜６０
０ｎｍ程度順次積層形成する。その後、この基板ｌに熱
処理を施して、エミッタであるＮ゛゛拡散Ｎ１１を形成
する。このように形成すると、エミッタ拡散するときに
、エミッタ窓２０上の緻密な５ｉ３１’Ｌａ膜２２が拡
散不純物であるヒ素の蒸発（外方拡散）を防ぐので、拡
散のバラツキ（エミッタの不純物濃度のバラツキ）を抑
制できる。また、このときＣＶＤ ＳｉＯ２膜２３は
熱処理により緻密になる。
例えばヒ素（Ａｓ）を選択的にイオン注入する。その後
、減圧ＣＶＤ技術を用いて、この基板上に第１の絶縁被
膜である５１３Ｎａ膜２２を５０ｎｍ程度そして第２の
絶縁被膜であるＣＶＤ−５ｉＯｐ膜２３を４００〜６０
０ｎｍ程度順次積層形成する。その後、この基板ｌに熱
処理を施して、エミッタであるＮ゛゛拡散Ｎ１１を形成
する。このように形成すると、エミッタ拡散するときに
、エミッタ窓２０上の緻密な５ｉ３１’Ｌａ膜２２が拡
散不純物であるヒ素の蒸発（外方拡散）を防ぐので、拡
散のバラツキ（エミッタの不純物濃度のバラツキ）を抑
制できる。また、このときＣＶＤ ＳｉＯ２膜２３は
熱処理により緻密になる。
（Ｃ）次に、ホトエツチング技術を用いて所定のエミッ
タ領域および他のコンタクト領域のＣＶＤ−−ＳｉＯｐ
膜２３をウェットエツチング法により除去して、この基
板ｌ上に第２の開口窓２４を形成する。その後、この第
２の開口窓２４内に露出した５ｉｑＮ４膜２２を除去す
ると、エミッタ領域には第１の開口窓２０が現れ、他の
コンタクト領域にはＳｉＯ２膜６が露出する。このよう
に形成すると緩衝フッ酸溶液（ＨＦ）によるＣＶＤ−５
ｉＯ２膜２３のエツチングでは、下地の５ｉ３Ｎａ膜２
２の選択比は高いので、選択的にＣＶＤ−５ｉ０２膜２
３だけをエッチグできる。そして、熱リン＃液（Ｈ３Ｐ
Ｏａ ）による５ｉ３Ｎｎ膜２２のエツチングでは、
マスクであるＣＶＤ−５ｉＯ２膜２３及び下地のＳｉＯ
２膜６の選択比は高いので、選択的にＳｉ３Ｎ４膜２２
だけを工・ソチングできる。
タ領域および他のコンタクト領域のＣＶＤ−−ＳｉＯｐ
膜２３をウェットエツチング法により除去して、この基
板ｌ上に第２の開口窓２４を形成する。その後、この第
２の開口窓２４内に露出した５ｉｑＮ４膜２２を除去す
ると、エミッタ領域には第１の開口窓２０が現れ、他の
コンタクト領域にはＳｉＯ２膜６が露出する。このよう
に形成すると緩衝フッ酸溶液（ＨＦ）によるＣＶＤ−５
ｉＯ２膜２３のエツチングでは、下地の５ｉ３Ｎａ膜２
２の選択比は高いので、選択的にＣＶＤ−５ｉ０２膜２
３だけをエッチグできる。そして、熱リン＃液（Ｈ３Ｐ
Ｏａ ）による５ｉ３Ｎｎ膜２２のエツチングでは、
マスクであるＣＶＤ−５ｉＯ２膜２３及び下地のＳｉＯ
２膜６の選択比は高いので、選択的にＳｉ３Ｎ４膜２２
だけを工・ソチングできる。
（Ｄ）次に、ホトエツチング技術を用いて、エミッタ領
域を除いた他のコンタクト領域の５ｉ０２膜６を除去し
て、この基板ｌ上にコンタクト窓２５を形成する。この
とき、容量形成領域のＣＶＤ−５ｉ０２膜２３も同時に
除去し、Ｓｉ３Ｎ４膜２２上にコンタクト窓２６を形成
する。その後、周知の技術を用いて、この基板ｌ上にＡ
１合金配線１２を形成して、本実施例のＮＰＮ型トラン
ジスタとＭＩｓ型容量を集積したＩＣが構成できる。
域を除いた他のコンタクト領域の５ｉ０２膜６を除去し
て、この基板ｌ上にコンタクト窓２５を形成する。この
とき、容量形成領域のＣＶＤ−５ｉ０２膜２３も同時に
除去し、Ｓｉ３Ｎ４膜２２上にコンタクト窓２６を形成
する。その後、周知の技術を用いて、この基板ｌ上にＡ
１合金配線１２を形成して、本実施例のＮＰＮ型トラン
ジスタとＭＩｓ型容量を集積したＩＣが構成できる。
以上のように構成された本実施例によれば、第２の開口
窓２４の形成工程において、ＣＶＤ−９ｉＯ２膜２３の
エツチングでは下地のＳｉ３Ｎ４膜２２がエツチングス
トッパーになり、またＳｉ３Ｎ４膜２２のエツチングで
もＳｉＯ２膜の選択比が高いので、それぞれにオーバー
エッチしても良い。この結果、第２の開口窓２４の形成
が容易であり、ＩＣの製造工程が簡便化できる。そして
、第１および第２の開口窓２０．２４の形成工程は、ウ
ェットエツチング法だけで構成しているので、活性領域
の単結晶５ｉＦｊにダメージは生じない。この結果、ト
ランジスタ特性は良好であり、ＩＣの歩留まりは向上す
る。
窓２４の形成工程において、ＣＶＤ−９ｉＯ２膜２３の
エツチングでは下地のＳｉ３Ｎ４膜２２がエツチングス
トッパーになり、またＳｉ３Ｎ４膜２２のエツチングで
もＳｉＯ２膜の選択比が高いので、それぞれにオーバー
エッチしても良い。この結果、第２の開口窓２４の形成
が容易であり、ＩＣの製造工程が簡便化できる。そして
、第１および第２の開口窓２０．２４の形成工程は、ウ
ェットエツチング法だけで構成しているので、活性領域
の単結晶５ｉＦｊにダメージは生じない。この結果、ト
ランジスタ特性は良好であり、ＩＣの歩留まりは向上す
る。
また、本実施例によれば、エミッタのＮ１型拡散Ｎ１１
の形成工程では、５Ｉ３Ｎａ膜２２が表面を保護してい
るので、拡散のバラツキを抑制できる。
の形成工程では、５Ｉ３Ｎａ膜２２が表面を保護してい
るので、拡散のバラツキを抑制できる。
この結果、ウォッシュドエミッタ型トランジスタの特性
バラツキが小さくなり、ＩＣの歩留まりは向上する。
バラツキが小さくなり、ＩＣの歩留まりは向上する。
さらに、本実施例によれば、Ｓ ！ ３ Ｎ ａ膜２２
を誘電体とするＭＩＳ型容型炉量トランジスタを形成す
る工程だけで構成でき、付帯形成工程は必要ない。この
結果、ＭＩＳ型容型炉量時に集積しても、製造の工程数
は増加しないので、ＩＣの製造コストを低減できる。
を誘電体とするＭＩＳ型容型炉量トランジスタを形成す
る工程だけで構成でき、付帯形成工程は必要ない。この
結果、ＭＩＳ型容型炉量時に集積しても、製造の工程数
は増加しないので、ＩＣの製造コストを低減できる。
なお、本実施例において、第２の絶縁被膜にはＣＶＤ−
５ｉＯ２膜を用いて形成したが、他の堆積被膜、例えば
ＰＳＧ （リンガラス）膜等を用いてもよく、そして、
第１の絶縁被膜にはＳｉ３Ｎ４膜を用いて形成したが、
他の誘電体膜、例えばＴａ０ｘ（タンタルオキサイド）
膜等を用いても、本効果が得られるのは言うまでもない
。
５ｉＯ２膜を用いて形成したが、他の堆積被膜、例えば
ＰＳＧ （リンガラス）膜等を用いてもよく、そして、
第１の絶縁被膜にはＳｉ３Ｎ４膜を用いて形成したが、
他の誘電体膜、例えばＴａ０ｘ（タンタルオキサイド）
膜等を用いても、本効果が得られるのは言うまでもない
。
次に、本発明の他の実施例であるバイポーラ型Ｉｃにつ
いて第３図に基づいて説明する。第３図は、本発明のバ
イポーラ型ＩＣの断面構造を示すものである。同図にお
いて、一実施例の第１図と共通の構成要素は同じ番号を
用いており、１０はＡｓドープドＰｏ１ｙ−Ｓｉ膜で、
１０ａはエミッタＰｏ１ｙ−５ｉ電極、１０ｂは容量Ｐ
ｏ１ｙ−５ｉ電極である。
いて第３図に基づいて説明する。第３図は、本発明のバ
イポーラ型ＩＣの断面構造を示すものである。同図にお
いて、一実施例の第１図と共通の構成要素は同じ番号を
用いており、１０はＡｓドープドＰｏ１ｙ−Ｓｉ膜で、
１０ａはエミッタＰｏ１ｙ−５ｉ電極、１０ｂは容量Ｐ
ｏ１ｙ−５ｉ電極である。
以上のように構成された本実施例によれば、Ｐｏ１ｙ−
５ｉ膜をエミッタ電極１０ａとするトランジスタ（以下
ポリ・エミッタ型トランジスタという）を用いたＩＣに
おいて、ＳｉＢＮｍ膜２２を誘電体とする金属−絶綽物
一命属型容量（以下ＭＩＭ型容型上量う）が、Ａ１合金
配線１２．５ｉ３Ｎａ膜２２そして容１ｔＰｏｌｙ−３
ｉ電極１０ｂから構成されている。こうすると、ポリ・
エミッタ型トランジスタを構成する要素だけでこの容量
も構成できる。この結果、簡易な構成で、寄生ダイオー
ドがなく、しかも寄生容重の小さいＭＩＮ型容型際量時
に集積することができる。
５ｉ膜をエミッタ電極１０ａとするトランジスタ（以下
ポリ・エミッタ型トランジスタという）を用いたＩＣに
おいて、ＳｉＢＮｍ膜２２を誘電体とする金属−絶綽物
一命属型容量（以下ＭＩＭ型容型上量う）が、Ａ１合金
配線１２．５ｉ３Ｎａ膜２２そして容１ｔＰｏｌｙ−３
ｉ電極１０ｂから構成されている。こうすると、ポリ・
エミッタ型トランジスタを構成する要素だけでこの容量
も構成できる。この結果、簡易な構成で、寄生ダイオー
ドがなく、しかも寄生容重の小さいＭＩＮ型容型際量時
に集積することができる。
また、本実施例によれば、５１１Ｎａ膜２２はエミッタ
Ｐｏ１ｙ−５１電極１０ａ上に形成されている。このた
め、従来例の場合とことなりＡｓドープＰｏ１ｙ−５１
膜１０をドライエツチングすることにより、エミッタＰ
ｏ１ｙ−５ｉ電極１０ａの微細化を図ることができる。
Ｐｏ１ｙ−５１電極１０ａ上に形成されている。このた
め、従来例の場合とことなりＡｓドープＰｏ１ｙ−５１
膜１０をドライエツチングすることにより、エミッタＰ
ｏ１ｙ−５ｉ電極１０ａの微細化を図ることができる。
発明の詳細
な説明したように、本発明の半導体集積回路装置によれ
ば、金属配線と接続する開口窓は、第１および第２の開
口窓から構成されているので、開口窓の段差は緩和し、
ここでの金属配線の断線を防止できる。
ば、金属配線と接続する開口窓は、第１および第２の開
口窓から構成されているので、開口窓の段差は緩和し、
ここでの金属配線の断線を防止できる。
また、本発明の半導体集積回路装置の製造方法によれば
、第２の開口窓を形成する工程では、第２の絶ｍ被膜と
は選択比の高い第１の絶縁被膜を下地にすることができ
るので、選択的にそれだけをエツチングできる。これに
よって、開口窓の形成が容易であり、ＩＣの製造工程が
簡便化できる。
、第２の開口窓を形成する工程では、第２の絶ｍ被膜と
は選択比の高い第１の絶縁被膜を下地にすることができ
るので、選択的にそれだけをエツチングできる。これに
よって、開口窓の形成が容易であり、ＩＣの製造工程が
簡便化できる。
第１図は本発明の一実施例における半導体集積回路装置
の断面図、第２図は本発明の一実施例における半導体集
積回路装置の製造方法を示す工程断面図、第３図は本発
明の他の実施例における半導体集積回路装置の断面図、
第４図は従来の半導体集積回路装置の断面図、第５図は
従来の半導体集積回路装置の製造方法を示す工程断面図
である。 １・・・ｐ−型半導体基板、３・・・Ｎ−型半導体層、
６・・・絶縁膜、１２・・・金属配線、２０・・・第１
の開口窓、２２・・・第１の絶縁被膜、２３・・・第２
の絶縁被膜、２４・・・第２の開口窓。
の断面図、第２図は本発明の一実施例における半導体集
積回路装置の製造方法を示す工程断面図、第３図は本発
明の他の実施例における半導体集積回路装置の断面図、
第４図は従来の半導体集積回路装置の断面図、第５図は
従来の半導体集積回路装置の製造方法を示す工程断面図
である。 １・・・ｐ−型半導体基板、３・・・Ｎ−型半導体層、
６・・・絶縁膜、１２・・・金属配線、２０・・・第１
の開口窓、２２・・・第１の絶縁被膜、２３・・・第２
の絶縁被膜、２４・・・第２の開口窓。
Claims (8)
- （１）一方導電型の半導体層が一主面に形成された半導
体基板と、前記基板上に設けられた絶縁膜と、前記絶縁
膜の所定領域に設けられた第１の開口窓と、前記絶縁膜
上に設けられた第１の絶縁被膜と、前記第１の絶縁被膜
上に設けられた第２の絶縁被膜と、前記第１および第２
の絶縁被膜に設けられ、前記第１の開口窓を含む所定領
域に設けられた第２の開口窓と、前記基板上に設けられ
、前記第１の開口窓と接続した金属配線と、前記半導体
層に形成される能動素子とを備えたことを特徴とする半
導体集積回路装置。 - （２）半導体基板表面の前記半導体層に形成される能動
素子はその一方導電型の半導体層をコレクタとし、前記
半導体層内に設けられた他方導伝型の第１の拡散層をベ
ースとし、前記第１の拡散層に設けた一方導電型の第２
の拡散層をエミッタとし、前記第２の拡散層の上部に設
けた前記第１の開口窓をエミッタ窓とするバイポーラト
ランジスタであることを特徴とする請求項１記載の半導
体集積回路装置。 - （３）半導体基板表面に形成された前記絶縁膜は、少な
くとも熱酸化法で形成されたシリコン酸化膜を含み、前
記第１の絶縁被膜は、ＣＶＤ法で前記第１の絶縁被膜上
に被覆形成されたシリコン窒化膜であり、前記第２の絶
縁被膜は、ＣＶＤ法で前記第１の絶縁被膜上に積層形成
されたシリコン酸化膜であることを特徴とする請求項１
記載の半導体集積回路装置。 - （４）半導体基板上の他の所定領域の前記絶縁膜に、前
記第１の開口窓と同時に設けた第三の開口窓と、前記第
三の開口窓に被覆形成した第１の絶縁被膜と、前記第三
の開口窓上に設けた金属配線からなる金属−絶縁膜−半
導体型容量を備えたことを特徴とする請求項１記載の半
導体集積回路装置。 - （５）一方導電型の半導体層を一主面に有する半導体基
板に絶縁膜を形成する工程と、前記絶縁膜上の所定領域
に第１の開口窓を形成する工程と、前記絶縁膜上に第１
及び第２の絶縁被膜を順次積層形成する工程と、前記第
１の開口窓を含む所定領域に第２の開口窓を、前記第２
の絶縁被膜に形成する工程と、前記第２の開口窓に露出
した前記第１の絶縁被膜を除去する工程と、前記第１の
開口窓に接続する金属配線を形成する工程とを含むこと
を特徴とする半導体集積回路装置の製造方法。 - （６）半導体基板表面の一方導電型の前記半導体層をコ
レクタとするバイポーラトランジスタの製造工程であっ
て、前記半導体層内にベースとなる他方導電型の第１の
拡散層を形成する工程と、前記第１の拡散層上にエミッ
タ窓となる前記第１の開口窓を形成する工程と、前記第
１の拡散層内で前記第１の開口窓下にエミッタとなる一
方導電型の第２の拡散層を形成することを特徴とする請
求項５記載の半導体集積回路装置の製造方法。 - （７）第１及び第２の開口窓を形成する工程において、
緩衝フッ酸溶液による湿式エッチングを用い、前記第１
の絶縁膜を除去する工程において、熱リン酸溶液による
湿式エッチングを用いることを特徴とする請求項５記載
半導体集積回路装置の製造方法。 - （８）半導体基板上の他の所定領域の絶縁膜に、前記第
１の開口窓と同時に第三の開口窓を形成する工程と、前
記第三の開口窓上に積層形成した前記第２の絶縁被膜に
、能動素子の他のコンタクト窓と同時に第四の開口窓を
形成する工程と、前記第４の開口窓に露出した前記第１
の絶縁被膜上に、他の素子と接続する金属配線を形成す
る工程とを含むことを特徴とする請求項５記載の半導体
集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2025765A JP2721726B2 (ja) | 1990-02-05 | 1990-02-05 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2025765A JP2721726B2 (ja) | 1990-02-05 | 1990-02-05 | 半導体集積回路装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03229457A true JPH03229457A (ja) | 1991-10-11 |
| JP2721726B2 JP2721726B2 (ja) | 1998-03-04 |
Family
ID=12174935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2025765A Expired - Fee Related JP2721726B2 (ja) | 1990-02-05 | 1990-02-05 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2721726B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49105489A (ja) * | 1973-02-07 | 1974-10-05 | ||
| JPS6119170A (ja) * | 1984-06-29 | 1986-01-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | バイポ−ラ・トランジスタ |
| JPS62166555A (ja) * | 1986-01-20 | 1987-07-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1990
- 1990-02-05 JP JP2025765A patent/JP2721726B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49105489A (ja) * | 1973-02-07 | 1974-10-05 | ||
| JPS6119170A (ja) * | 1984-06-29 | 1986-01-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | バイポ−ラ・トランジスタ |
| JPS62166555A (ja) * | 1986-01-20 | 1987-07-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2721726B2 (ja) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4826781A (en) | Semiconductor device and method of preparation | |
| US4825281A (en) | Bipolar transistor with sidewall bare contact structure | |
| JPWO2001054199A1 (ja) | 半導体装置およびその製造方法 | |
| KR100650459B1 (ko) | 광 반도체 집적 회로 장치의 제조 방법 | |
| US6211008B1 (en) | Method for forming high-density high-capacity capacitor | |
| JPH0451068B2 (ja) | ||
| JPH03229457A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0312960A (ja) | 半導体装置及びその製造方法 | |
| US6177327B1 (en) | Method of manufacturing capacitor for mixed-moded circuit device | |
| JPH01220856A (ja) | 半導体装置 | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JPS632375A (ja) | 半導体記憶装置の製造方法 | |
| JPH01198061A (ja) | 半導体装置の製造方法 | |
| JP3336660B2 (ja) | 半導体装置の製造方法 | |
| JP2891562B2 (ja) | 半導体装置 | |
| JPH0254568A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2619950B2 (ja) | 半導体装置の製造方法 | |
| JPH0467786B2 (ja) | ||
| JPS62111459A (ja) | 半導体装置の製造方法 | |
| JPS62112359A (ja) | 半導体装置の製造方法 | |
| JPH10242398A (ja) | 半導体集積回路の製造方法 | |
| JPH0750769B2 (ja) | 半導体装置の製造方法 | |
| JPH04237157A (ja) | 半導体装置 | |
| JPS61124175A (ja) | 半導体装置およびその製造方法 | |
| JPH04338672A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |