JPH03230606A - 振幅検波回路 - Google Patents
振幅検波回路Info
- Publication number
- JPH03230606A JPH03230606A JP2565990A JP2565990A JPH03230606A JP H03230606 A JPH03230606 A JP H03230606A JP 2565990 A JP2565990 A JP 2565990A JP 2565990 A JP2565990 A JP 2565990A JP H03230606 A JPH03230606 A JP H03230606A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- emitter
- circuit
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 21
- 238000009499 grossing Methods 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 241000750042 Vini Species 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、振幅検波回路に関し、特に、差動回路を用い
た振幅検波回路に関する。
た振幅検波回路に関する。
［従来の技術］
従来のこの種振幅検波回路の基本回路は、第３図に示す
ように、トランジスタ３０１．３０２および定電流源３
１５より構成される差動回路および差動回路の出力を平
滑化する平滑回路３２１とから構成されていた。この回
路において、差動回路の入力バイアス電圧源３１２の電
圧はＶＢであり、入力信号源３１３．３１４からは互い
に位相が１８０’異なる信号が出力される。差動回路の
出力信号がトランジスタ３０１．３０２の共通エミッタ
端子より取り出され、平滑回路３２１を介して出力端子
３３０に出力される 次に、動作について説明する。
ように、トランジスタ３０１．３０２および定電流源３
１５より構成される差動回路および差動回路の出力を平
滑化する平滑回路３２１とから構成されていた。この回
路において、差動回路の入力バイアス電圧源３１２の電
圧はＶＢであり、入力信号源３１３．３１４からは互い
に位相が１８０’異なる信号が出力される。差動回路の
出力信号がトランジスタ３０１．３０２の共通エミッタ
端子より取り出され、平滑回路３２１を介して出力端子
３３０に出力される 次に、動作について説明する。
入力端子３１８への入力信号をＶＩＮＩ、入力端子３１
９への入力信号を■１Ｎ２とし、トランジスタ３０１の
コレクタ電流をＩｃｌ、トランジスタ３０２のコレクタ
電流をＩｃ２とし、トランジスタ３０１．３０２の共通
エミッタの電圧をＶＥとすると、 ＶＩＮＩ ＶＦ、＝ｖｔ Ｊｎ （Ｉｃ＋／Ｉ
ｓ ）ＶＩＮ２ ＶＥ ＝ｖｔ ！；Ｉｎ
（ＩＣ２／ Ｉｓ ）（但し、ｖ丁はトランジスタ
のサーマル電圧、Ｉ５は逆方向飽和電流値）となる。
９への入力信号を■１Ｎ２とし、トランジスタ３０１の
コレクタ電流をＩｃｌ、トランジスタ３０２のコレクタ
電流をＩｃ２とし、トランジスタ３０１．３０２の共通
エミッタの電圧をＶＥとすると、 ＶＩＮＩ ＶＦ、＝ｖｔ Ｊｎ （Ｉｃ＋／Ｉ
ｓ ）ＶＩＮ２ ＶＥ ＝ｖｔ ！；Ｉｎ
（ＩＣ２／ Ｉｓ ）（但し、ｖ丁はトランジスタ
のサーマル電圧、Ｉ５は逆方向飽和電流値）となる。
次に、信号源３１３．３１４の信号変化分をＶＩＮとお
くと、 Ｖ ＩＮＩ ＝ Ｖ ＩＮＩ Ｖ ｓ Ｖ ＩＮ２ ＝ −Ｖ ＩＮＩＶ Ｂと書けるので、
上記４式から次の式が得られるＶＩＮＩＶＢ ＶＥ
＝Ｖ７ （ｌ ｎ （Ｉ ｃ＋／ Ｉ ｓ ）ＶＩＮＩ
ＶＢ −ＶＥ ＝ＶＴ １ ｎ （Ｉ Ｃ２／ Ｉ ｓ
）上記２式をそのまま加えると■式が得られる。
くと、 Ｖ ＩＮＩ ＝ Ｖ ＩＮＩ Ｖ ｓ Ｖ ＩＮ２ ＝ −Ｖ ＩＮＩＶ Ｂと書けるので、
上記４式から次の式が得られるＶＩＮＩＶＢ ＶＥ
＝Ｖ７ （ｌ ｎ （Ｉ ｃ＋／ Ｉ ｓ ）ＶＩＮＩ
ＶＢ −ＶＥ ＝ＶＴ １ ｎ （Ｉ Ｃ２／ Ｉ ｓ
）上記２式をそのまま加えると■式が得られる。
２Ｖａ ２Ｖｉ＝ＶｔｆｎＩＣＩＩＣ２／Ｉ５２・・
・■差動回路の相互コンダクタンスをｇｍ、定電流源３
１５の電流を２Ｉｏとすると、 Ｉｃ、： Ｉ 。 ＋２Ｖ＋ｓｇｍＩ Ｃ２”Ｆ
Ｉ ｏ ２ Ｖ ＋ｓｇ ｍとなる
（但し、Ｉｏ＞Ｖ＞ｇｍとしてン。
・■差動回路の相互コンダクタンスをｇｍ、定電流源３
１５の電流を２Ｉｏとすると、 Ｉｃ、： Ｉ 。 ＋２Ｖ＋ｓｇｍＩ Ｃ２”Ｆ
Ｉ ｏ ２ Ｖ ＋ｓｇ ｍとなる
（但し、Ｉｏ＞Ｖ＞ｇｍとしてン。
従って、■式は、
２Ｖｅ−２ＶＥ−ＶＴ １ｎ （（ｒｏ±２ＶＩＮｇｍ
） （ＩＯ２Ｖ＋Ｎｇｍ） ／ｌ５２１ ＝ｖｒ Ｉ ｎ Ｉ （Ｉａ２／ Ｉ ｓ２）
（１４Ｖ ｌＮ２ｇ ｍ２／ Ｉ ｏ２） ）とな
る。ここで、Ｉｏ＞Ｖ＋Ｎｇｍとしているので０式が得
られる。
） （ＩＯ２Ｖ＋Ｎｇｍ） ／ｌ５２１ ＝ｖｒ Ｉ ｎ Ｉ （Ｉａ２／ Ｉ ｓ２）
（１４Ｖ ｌＮ２ｇ ｍ２／ Ｉ ｏ２） ）とな
る。ここで、Ｉｏ＞Ｖ＋Ｎｇｍとしているので０式が得
られる。
２ＶＢ ２ＶＥ 崎２ＶＴ １ ｎ （Ｉｎ
／ Ｉ ｓ ）Ｖ７ Ｈ４Ｖ ＩＮ２ ｇ ｍ２ ／Ｉ０２ ・・・０ｇｍを、Ｖ７と
Ｉｏで表すと、 ｇ ｍ ＝ ２ Ｉ ｏ ／ ４ Ｖ Ｔ −Ｉ ｏ
／ ２ Ｖ Ｔであるので、共通エミッタ電位ＶＦ、は
、０式で表される。
／ Ｉ ｓ ）Ｖ７ Ｈ４Ｖ ＩＮ２ ｇ ｍ２ ／Ｉ０２ ・・・０ｇｍを、Ｖ７と
Ｉｏで表すと、 ｇ ｍ ＝ ２ Ｉ ｏ ／ ４ Ｖ Ｔ −Ｉ ｏ
／ ２ Ｖ Ｔであるので、共通エミッタ電位ＶＦ、は
、０式で表される。
ＶＥ ＝ Ｖ ＩＮ２／ ２ Ｖ７ ＋ＶＢ−Ｖ７ 、
＆ｎ （Ｉｏ ／ Ｉｓ ） ・・・０次に、
ＶＩＮを振幅■、の正弦波とする（ＶＩＮ＝Ｖａ Ｓｉ
ｎωｔ）と、ＶＥは０式で与えられる６ＶＥ ＝Ｖａ２
ｓｊｎ２＆ｔ／２ ＶＴ＋Ｖａｖｔ 、Ｉ ｎ （Ｉｏ
／ Ｉｓ ） −■したがって、平滑回路後の振
幅検波出力■Ｅ、は、Ｖ２．−パＶｅｄｔ／２π ＝ ｖ ａ２／ ４ Ｖ ７ ＋ ｖ ＢＶｔ ４
ｎ （Ｉｏ ／ Ｉ５ ）
・・・■となる。したがって、従来の振幅検
波出力は、信号振幅Ｖａの２乗に比例し、トランジスタ
のサーマル電圧Ｖ７に反比例し、かつ、ＤＣ成分がＶＢ
Ｖ７ρｎ （Ｉ ｏ ／ Ｉ ｓ ）で示される直流電
圧となる。
＆ｎ （Ｉｏ ／ Ｉｓ ） ・・・０次に、
ＶＩＮを振幅■、の正弦波とする（ＶＩＮ＝Ｖａ Ｓｉ
ｎωｔ）と、ＶＥは０式で与えられる６ＶＥ ＝Ｖａ２
ｓｊｎ２＆ｔ／２ ＶＴ＋Ｖａｖｔ 、Ｉ ｎ （Ｉｏ
／ Ｉｓ ） −■したがって、平滑回路後の振
幅検波出力■Ｅ、は、Ｖ２．−パＶｅｄｔ／２π ＝ ｖ ａ２／ ４ Ｖ ７ ＋ ｖ ＢＶｔ ４
ｎ （Ｉｏ ／ Ｉ５ ）
・・・■となる。したがって、従来の振幅検
波出力は、信号振幅Ｖａの２乗に比例し、トランジスタ
のサーマル電圧Ｖ７に反比例し、かつ、ＤＣ成分がＶＢ
Ｖ７ρｎ （Ｉ ｏ ／ Ｉ ｓ ）で示される直流電
圧となる。
而して、この振幅検波出力は、信号振幅Ｖ、が小さいと
きは、極めて小さい値となるので、実用的とは言えず、
実際の振幅検波回路には、第４図に示す回路が一般的に
用いられている。
きは、極めて小さい値となるので、実用的とは言えず、
実際の振幅検波回路には、第４図に示す回路が一般的に
用いられている。
同図において、第３図と共通する部分には同一の参照番
号が付されている。第４図の回路では、平滑回路３２１
は抵抗３０４とコンデンサ３１１により構成されており
、この平滑回路を経た信号はオペアンプ３１７の入力端
子３２３に入力される。オペアンプの他の入力端子３２
４には、ベースがバイアス電圧源３１２に接続されたト
ランジスタ３０３と定電流源３１６とからなるエミッタ
フォロワ回路３２２の出力端子が接続される。オペアン
プ３１７の入力端子３２３と接地間には、抵抗３０６．
３０８、およびバイアス電圧源３１０が、また、入力端
子３２４と出力端子３２０間には抵抗３０５．３０７が
接続されている。
号が付されている。第４図の回路では、平滑回路３２１
は抵抗３０４とコンデンサ３１１により構成されており
、この平滑回路を経た信号はオペアンプ３１７の入力端
子３２３に入力される。オペアンプの他の入力端子３２
４には、ベースがバイアス電圧源３１２に接続されたト
ランジスタ３０３と定電流源３１６とからなるエミッタ
フォロワ回路３２２の出力端子が接続される。オペアン
プ３１７の入力端子３２３と接地間には、抵抗３０６．
３０８、およびバイアス電圧源３１０が、また、入力端
子３２４と出力端子３２０間には抵抗３０５．３０７が
接続されている。
オペアンプの入力端子３２４へ入力される電圧Ｖ３□４
は次式で与えられる。
は次式で与えられる。
Ｖ３２４＝ＶＢ ｖ７ｆｎ（Ｉｏ／Ｉｓ） −■今
、オペアンプの入力端子３２３，３２４間の電位差をΔ
■、抵抗３０５．３０６の抵抗値をＲ３００、抵抗３０
７．３０８の抵抗値をＲ３ｏ１、バイアス電圧源３１０
の電圧を■ｌ１ｌｏとすれば、出力端子３２０の出力電
圧■Ｅ、′は、０式で与えられる。
、オペアンプの入力端子３２３，３２４間の電位差をΔ
■、抵抗３０５．３０６の抵抗値をＲ３００、抵抗３０
７．３０８の抵抗値をＲ３ｏ１、バイアス電圧源３１０
の電圧を■ｌ１ｌｏとすれば、出力端子３２０の出力電
圧■Ｅ、′は、０式で与えられる。
ＶＢ＠’＝ΔＶ Ｒ３０１／ Ｒ３００＋ Ｖ ＢＯ
・＝■差電圧Δ■は、ΔＶ ＝ ＶＦ、ａ Ｖ３２４
であるので、■、０式から ΔＶ＝Ｖ、２／４ＶＴ 、、・■と
なる。■、０式から出力電圧Ｖ Ｅ ＠ ′はＶＥ−′
＝ （Ｖ、２／４ ｖｔ ） ・（Ｒｔｏｔ
／Ｒ３００）＋ｖＢＯ で与えられる。
・＝■差電圧Δ■は、ΔＶ ＝ ＶＦ、ａ Ｖ３２４
であるので、■、０式から ΔＶ＝Ｖ、２／４ＶＴ 、、・■と
なる。■、０式から出力電圧Ｖ Ｅ ＠ ′はＶＥ−′
＝ （Ｖ、２／４ ｖｔ ） ・（Ｒｔｏｔ
／Ｒ３００）＋ｖＢＯ で与えられる。
［発明が解決しようとする課題］
従来の振幅検波回路では、第４図に示されるように、平
滑回路、オペアンプまで含めると素子数がかなり増大す
る。したがって、従来の振幅検波回路ではＩＣ化するの
が困難であり、また、そのＩＣ化した製品が高価なもの
となった。
滑回路、オペアンプまで含めると素子数がかなり増大す
る。したがって、従来の振幅検波回路ではＩＣ化するの
が困難であり、また、そのＩＣ化した製品が高価なもの
となった。
［課題を解決するための手段］
本発明の振幅検波回路は、ベースへ直流バイアス電圧お
よび該直流バイアス電圧に重畳された第１の信号が入力
され、エミッタが第１の定電流源を介して第２の電源に
接続された第１のトランジスタと、ベースへ前記直流バ
イアス電圧および該直流バイアス電圧に重畳された、前
記第１の信号と逆相の第２の信号が入力され、コレクタ
が前記第１のトランジスタのコレクタに接続され、エミ
ッタが前記第１のトランジスタのエミッタに接続された
第２のトランジスタと、エミッタが前記第１のトランジ
スタのエミッタに接続された第３のトランジスタと、一
端が前記第３のトランジスタのベースに接続され、他端
が前記直流バイアス電圧を発生する直流バイアス電圧源
に接続された第１の抵抗と、一端が前記第３のトランジ
スタのベースに接続され、他端が出力端子に接続された
第２の抵抗と、第１のトランジスタのコレクタと第１の
電源との間および／または第３のトランジスタのコレク
タと第１の電源との間に接続された第１のトランジスタ
のコレクタ電流と第２のトランジスタのコレクタ電流と
の和と、第３のトランジスタのコレクタ電流との比が一
定になるように制御する電流制御手段とを具備している
。
よび該直流バイアス電圧に重畳された第１の信号が入力
され、エミッタが第１の定電流源を介して第２の電源に
接続された第１のトランジスタと、ベースへ前記直流バ
イアス電圧および該直流バイアス電圧に重畳された、前
記第１の信号と逆相の第２の信号が入力され、コレクタ
が前記第１のトランジスタのコレクタに接続され、エミ
ッタが前記第１のトランジスタのエミッタに接続された
第２のトランジスタと、エミッタが前記第１のトランジ
スタのエミッタに接続された第３のトランジスタと、一
端が前記第３のトランジスタのベースに接続され、他端
が前記直流バイアス電圧を発生する直流バイアス電圧源
に接続された第１の抵抗と、一端が前記第３のトランジ
スタのベースに接続され、他端が出力端子に接続された
第２の抵抗と、第１のトランジスタのコレクタと第１の
電源との間および／または第３のトランジスタのコレク
タと第１の電源との間に接続された第１のトランジスタ
のコレクタ電流と第２のトランジスタのコレクタ電流と
の和と、第３のトランジスタのコレクタ電流との比が一
定になるように制御する電流制御手段とを具備している
。
［実施例］
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図は、本発明の一実施例を示す回路図であって、こ
の回路は、はぼ同一サイズに形成されたトランジスタ１
０１〜１０４および定電流源１１１から構成される差動
回路１３０、トランジスタ１０５．１０６、抵抗１２０
．１２１から構成されるカレントミラー回路１３１、ト
ランジスタ１０７、定電流源１１３から構成されるエミ
ッタフォロワ１３２および抵抗１０８．１０９、平滑用
コンデンサ１１０から構成されている。
の回路は、はぼ同一サイズに形成されたトランジスタ１
０１〜１０４および定電流源１１１から構成される差動
回路１３０、トランジスタ１０５．１０６、抵抗１２０
．１２１から構成されるカレントミラー回路１３１、ト
ランジスタ１０７、定電流源１１３から構成されるエミ
ッタフォロワ１３２および抵抗１０８．１０９、平滑用
コンデンサ１１０から構成されている。
入力信号源１１５．１１６からの互いに１８０°位相の
異なる信号は、それぞれ、入力端子１１７．１１８を介
してトランジスタ１０１．１０２のベースに入力され、
トランジスタ１０１〜１０４のエミッタは共通接続され
て、一端が接地されている定電流源１１１に接続され、
トランジスタ１０１．１０２のコレクタは共通接続され
てトランジスタ１０５のコレクタとベースおよびトラン
ジスタ１０５とカレントミラー回路を構成するトランジ
スタ１０６のベースに接続され、トランジスタ１０３．
１０４のコレクタは共通に電源１５０に接続されている
。
異なる信号は、それぞれ、入力端子１１７．１１８を介
してトランジスタ１０１．１０２のベースに入力され、
トランジスタ１０１〜１０４のエミッタは共通接続され
て、一端が接地されている定電流源１１１に接続され、
トランジスタ１０１．１０２のコレクタは共通接続され
てトランジスタ１０５のコレクタとベースおよびトラン
ジスタ１０５とカレントミラー回路を構成するトランジ
スタ１０６のベースに接続され、トランジスタ１０３．
１０４のコレクタは共通に電源１５０に接続されている
。
トランジスタ１０６のコレクタは、一端が接地されてい
る定電流源１１２、トランジスタ１０７のベースおよび
一端が電源１５０に接続された平滑用コンデンサ１１０
に接続されている。トランジスタ１０５．１０６のエミ
ッタは、それぞれ、抵抗１２０．１２１を介して電源１
５０に接続されている。
る定電流源１１２、トランジスタ１０７のベースおよび
一端が電源１５０に接続された平滑用コンデンサ１１０
に接続されている。トランジスタ１０５．１０６のエミ
ッタは、それぞれ、抵抗１２０．１２１を介して電源１
５０に接続されている。
トランジスタ１０７のエミッタは、一端が接地された定
電流源１１３、抵抗１０９の一端および出力端子１１９
に接続され、そのコレクタは電源１５０に接続されてい
る。
電流源１１３、抵抗１０９の一端および出力端子１１９
に接続され、そのコレクタは電源１５０に接続されてい
る。
抵抗１０９の他端はトランジスタ１０３．１０４の共通
接続されたベースおよび抵抗１０８の一端に接続され、
抵抗１０８の他端は、バイアス電圧源１１４に接続され
ている。
接続されたベースおよび抵抗１０８の一端に接続され、
抵抗１０８の他端は、バイアス電圧源１１４に接続され
ている。
次に、バイアス電圧源１１４の電圧値をＶＢ、また、信
号源１１５の信号変化分をＶＩＮ、信号源１１６の信号
変化分を−ＶＩＮ、トランジスタ１０１．１０２の共通
エミッタ電位を■６、トランジスタ１０１．１０２のコ
レクタ電流を各々Ｉｃｌ、Ｉｃ２とすると、次の０式と
０式が得られる。
号源１１５の信号変化分をＶＩＮ、信号源１１６の信号
変化分を−ＶＩＮ、トランジスタ１０１．１０２の共通
エミッタ電位を■６、トランジスタ１０１．１０２のコ
レクタ電流を各々Ｉｃｌ、Ｉｃ２とすると、次の０式と
０式が得られる。
ＶＩＮ＋ＶＢ ＶＥ
＝ｖｔ ４ ｎ （Ｉｃｔ／ Ｉ ｓ ） −−−■Ｖ
ＩＮ＋ＶＢ ＶＥ ：■７ ４ ｎ （ＩＣ２／ Ｉ ｓ ） −＠＞
０式と［株］式とを加えると、 ２Ｖａ ２ＶＥ ＝ｖｔ 、Ｒｎ （ＩＣＩＩＣ２／ｌ５２）＋・＋■こ
こで、定電流源１１１の電流を４１゜、定電流源１１２
の電流を２ＩｏとしてＩｃ１＋Ｉｃ２＝２１゜どなるよ
うにすると、トランジスタ１０１．１０２の相互コンダ
クタンスをｇｍとして、Ｉｃｌ、Ｉｃ２は、次のように
求められる。
ＩＮ＋ＶＢ ＶＥ ：■７ ４ ｎ （ＩＣ２／ Ｉ ｓ ） −＠＞
０式と［株］式とを加えると、 ２Ｖａ ２ＶＥ ＝ｖｔ 、Ｒｎ （ＩＣＩＩＣ２／ｌ５２）＋・＋■こ
こで、定電流源１１１の電流を４１゜、定電流源１１２
の電流を２ＩｏとしてＩｃ１＋Ｉｃ２＝２１゜どなるよ
うにすると、トランジスタ１０１．１０２の相互コンダ
クタンスをｇｍとして、Ｉｃｌ、Ｉｃ２は、次のように
求められる。
Ｉ ｃ１＝ Ｉ Ｏ＋ ２ ｇ ｍｖｌＮ
＋・・＠Ｉ ｃ２＝ Ｉ （、−２ｇｍＶ＋Ｎ＋
＋＋■＠、０式を０式に代入して整理し、共通エミッタ
電位ＶＥについて解くと、 ＶＥ −ＶＢ −Ｖ７ 、ｃ ｎ （（Ｉｏ２４ｇｍ２
ＶＩＮ２）／ Ｉ ｓ２１ ／ ２ −ｖａ Ｖｔ Ｉｎ （Ｉｏ２（１−４ｇｍ２ＶＩＮ
２／ Ｉ ｏ２） ／ Ｉ ｓＪ ／ ２Ｉ ｏ ＞
ｇ ｍ Ｖ ＩＮと仮定すると、ＶＢ ＝ＶＢ Ｖ
Ｔ ！２ ｎ （Ｉｏ ／ Ｉ ｓ ）＋ （４ｖｔ
ｇｍ ２ＶＩＮ２ ）／ ２ Ｉ ｏ”ＶＢ
Ｖ７ ！；ｔｎ （ＩＯ／ Ｉｓ ）＋
（２ｖｔ ｇｍ ２ＶＩＮ２ ）／ Ｉ ｏ２−■
ｇｍ−Ｉ（、／２ｖ丁を０式に代入してＶＥ ＝ＶＢ
ＶＴ ｆｆ１ｎ （Ｉｏ ／ Ｉ５ ）＋ｖ、Ｎ２／
２ ＶＴ −ｔ８となる。
＋・・＠Ｉ ｃ２＝ Ｉ （、−２ｇｍＶ＋Ｎ＋
＋＋■＠、０式を０式に代入して整理し、共通エミッタ
電位ＶＥについて解くと、 ＶＥ −ＶＢ −Ｖ７ 、ｃ ｎ （（Ｉｏ２４ｇｍ２
ＶＩＮ２）／ Ｉ ｓ２１ ／ ２ −ｖａ Ｖｔ Ｉｎ （Ｉｏ２（１−４ｇｍ２ＶＩＮ
２／ Ｉ ｏ２） ／ Ｉ ｓＪ ／ ２Ｉ ｏ ＞
ｇ ｍ Ｖ ＩＮと仮定すると、ＶＢ ＝ＶＢ Ｖ
Ｔ ！２ ｎ （Ｉｏ ／ Ｉ ｓ ）＋ （４ｖｔ
ｇｍ ２ＶＩＮ２ ）／ ２ Ｉ ｏ”ＶＢ
Ｖ７ ！；ｔｎ （ＩＯ／ Ｉｓ ）＋
（２ｖｔ ｇｍ ２ＶＩＮ２ ）／ Ｉ ｏ２−■
ｇｍ−Ｉ（、／２ｖ丁を０式に代入してＶＥ ＝ＶＢ
ＶＴ ｆｆ１ｎ （Ｉｏ ／ Ｉ５ ）＋ｖ、Ｎ２／
２ ＶＴ −ｔ８となる。
ここで、トランジスタ１０１．１０２のコレクタ電流は
、Ｉｃ１＋Ｉｃ２＝２１゜となるようになされているの
で、トランジスタ１０３．１０４のコレクタ電流（それ
ぞれＩｃ３、Ｉｃ４とする）の和は２Ｉｏとなる。さら
に、トランジスタ１０３．１０４は同一サイズに作成さ
れており、ベースおよびエミッタが共通接続されている
ので、Ｉ （ｓ： Ｉｃ４＝■ｏとなる。
、Ｉｃ１＋Ｉｃ２＝２１゜となるようになされているの
で、トランジスタ１０３．１０４のコレクタ電流（それ
ぞれＩｃ３、Ｉｃ４とする）の和は２Ｉｏとなる。さら
に、トランジスタ１０３．１０４は同一サイズに作成さ
れており、ベースおよびエミッタが共通接続されている
ので、Ｉ （ｓ： Ｉｃ４＝■ｏとなる。
よって、トランジスタ１０３．１０４の共通ベースの電
圧ＶＢＦは、次の［相］式で与えられる。
圧ＶＢＦは、次の［相］式で与えられる。
ＶＢｐ＝ＶＢ ＋ｖ７ Ｊ２ ｎ （Ｉｏ ／ Ｉ ｓ
） ”’＠この式に０式を代入すると、■弐を得
る。
） ”’＠この式に０式を代入すると、■弐を得
る。
ＶＢｐ＝ＶＢ Ｖ７１ ｎ （Ｉ ｏ ／ Ｉ ｓ
）＋ＶＩＮ２ ／２ｖｔ ＋ｖｔ 、＆ｎ （Ｉ
ｏ ／ Ｉｓ ）Ｖ ｅ ＋ Ｖ ＩＮ２ ／
２ｙ、 ・０また、出力端子１１
９の出力電圧を■。、抵抗１０８の抵抗値をＲ１、抵抗
１０９の抵抗値をＲ２とすれば以下の式が成立する。
）＋ＶＩＮ２ ／２ｖｔ ＋ｖｔ 、＆ｎ （Ｉ
ｏ ／ Ｉｓ ）Ｖ ｅ ＋ Ｖ ＩＮ２ ／
２ｙ、 ・０また、出力端子１１
９の出力電圧を■。、抵抗１０８の抵抗値をＲ１、抵抗
１０９の抵抗値をＲ２とすれば以下の式が成立する。
（ＶＯＶＢＦ） ／ Ｒ２＝ （ＶＢＦ Ｖａ ）
／ Ｒ＋Ｖｏ−（１＋Ｒ２／Ｒ１） ＶＢＦ （Ｒ２／ＲＩ）Ｖａ ・・００式に０式を
代入して整理すると、 ＶＱ ＝（１＋Ｒ２／Ｒ１） ＶＩＮ２／２ｖｔ＋ＶＢ
・・・◎を得る。さらに、
コンデンサ１１０の容量を十分大きくすることにより、
出力端子１１９には、平滑化出力電圧■Ｅ、が次式によ
り得られる。
／ Ｒ＋Ｖｏ−（１＋Ｒ２／Ｒ１） ＶＢＦ （Ｒ２／ＲＩ）Ｖａ ・・００式に０式を
代入して整理すると、 ＶＱ ＝（１＋Ｒ２／Ｒ１） ＶＩＮ２／２ｖｔ＋ＶＢ
・・・◎を得る。さらに、
コンデンサ１１０の容量を十分大きくすることにより、
出力端子１１９には、平滑化出力電圧■Ｅ、が次式によ
り得られる。
■、＝冗■。ｄ ｔ／２π
Ｖ ＩＮ＝ Ｖ ｍ５ｊｎωｔと仮定し、上式を解くと
、Ｖｔａ＝Ｖｍ”（１＋Ｒ２／Ｒ１） ／４ ｖｔ ＋
Ｖａよって、出力電圧は■Ｅａは、ｖＯｎｎ（Ｉｏ／Ｉ
５）の影響がなく、無信号時の直流出力電圧は■８のみ
であるので、バイアス電圧ＶＢを温度補正することによ
り、安定した振幅検波出力となる。
、Ｖｔａ＝Ｖｍ”（１＋Ｒ２／Ｒ１） ／４ ｖｔ ＋
Ｖａよって、出力電圧は■Ｅａは、ｖＯｎｎ（Ｉｏ／Ｉ
５）の影響がなく、無信号時の直流出力電圧は■８のみ
であるので、バイアス電圧ＶＢを温度補正することによ
り、安定した振幅検波出力となる。
また、Ｒ１に対し、Ｒ２を大きく設定することにより、
大分大きな出力を得ることができる。
大分大きな出力を得ることができる。
なお、第１図の回路において、トランジスタ１０７はバ
ッファトランジスタとして用いられており、出力インピ
ーダンスを下げる役割を果たしている。
ッファトランジスタとして用いられており、出力インピ
ーダンスを下げる役割を果たしている。
上記実施例では、トランジスタ１０３．１０４は、並列
に接続された２つのトランジスタであったが、これを１
個のトランジスタとすることもできる。この場合には、
合体化されたトランジスタのサイズがトランジスタ１０
１．１０２の合計サイズと一致するようにする。また、
カレントミラー回路を構成するトランジスタ１０５をト
ランジスタ１０３．１０４側に移すこともできる。
に接続された２つのトランジスタであったが、これを１
個のトランジスタとすることもできる。この場合には、
合体化されたトランジスタのサイズがトランジスタ１０
１．１０２の合計サイズと一致するようにする。また、
カレントミラー回路を構成するトランジスタ１０５をト
ランジスタ１０３．１０４側に移すこともできる。
第２図は本発明の他の実施例を示す回路図である。同図
のおいて、第１図と共通する部分には下２桁が共通する
参照番号を付されているので、重複した説明は省略する
。本実施例では、カレントミラー回路を構成するトラン
ジスタ２０６と抵抗２２１が、トランジスタ２０３．２
０４のコレクタと電源２５０との間に接続され、カレン
トミラー用の定電流源が削除されている。
のおいて、第１図と共通する部分には下２桁が共通する
参照番号を付されているので、重複した説明は省略する
。本実施例では、カレントミラー回路を構成するトラン
ジスタ２０６と抵抗２２１が、トランジスタ２０３．２
０４のコレクタと電源２５０との間に接続され、カレン
トミラー用の定電流源が削除されている。
本実施例によれば、先の実施例と同様の効果が得られる
外、定電流源を１個削減できるので、部品点数をさらに
減少させることができる。
外、定電流源を１個削減できるので、部品点数をさらに
減少させることができる。
［発明の効果］
以上説明したように、本発明は、入力信号が入力される
差動回路と並列に第３のトランジスタを設け、このトラ
ンジスタのベースから振幅検波出力信号を得るようにし
たものであるので、本発明によれば、素子数を増加させ
ることなく、オペアンプを使用した従来回路と同等の出
力信号を得ることができる。即ち、本発明によれば、約
３０素子使用した従来の振幅検波回路と同等機能を１３
乃至１４の素子の回路により達成することができるので
、使用する素子数を従来の半分以下とすることができる
。したがって、本発明によれば、振幅検波回路を容易に
ＩＣ化することができる。
差動回路と並列に第３のトランジスタを設け、このトラ
ンジスタのベースから振幅検波出力信号を得るようにし
たものであるので、本発明によれば、素子数を増加させ
ることなく、オペアンプを使用した従来回路と同等の出
力信号を得ることができる。即ち、本発明によれば、約
３０素子使用した従来の振幅検波回路と同等機能を１３
乃至１４の素子の回路により達成することができるので
、使用する素子数を従来の半分以下とすることができる
。したがって、本発明によれば、振幅検波回路を容易に
ＩＣ化することができる。
第１図、第２図は、それぞれ本発明の実施例を示す回路
図、第３図は、従来例の基本回路図、第４図は、従来例
の回路図である。 １０１〜１０７．２０１〜２０７．３０１〜３０３・・
・トランジスタ、 １０８．１０９．１２０．１２
１．２０８．２０９．２２０．２２１．３０４〜３０８
・・・抵抗、 １１０．２１０．３１１・・・コンデ
ンサ、 １１１〜１１３．２１１．２１３．３１
５．３１６・・・定電流源、 １１４．２１４．３１
２・・・バイアス電圧源、 １１５．１１６．２１５
．２１６．３１３．３１４・・・入力信号源、 １
１７．１１８．２１７．２１８．３１８．３１９・・・
入力端子、 １１９．２１９．３２０・・・出力端子
、 １５０．２５０．３０９・・・電源。
図、第３図は、従来例の基本回路図、第４図は、従来例
の回路図である。 １０１〜１０７．２０１〜２０７．３０１〜３０３・・
・トランジスタ、 １０８．１０９．１２０．１２
１．２０８．２０９．２２０．２２１．３０４〜３０８
・・・抵抗、 １１０．２１０．３１１・・・コンデ
ンサ、 １１１〜１１３．２１１．２１３．３１
５．３１６・・・定電流源、 １１４．２１４．３１
２・・・バイアス電圧源、 １１５．１１６．２１５
．２１６．３１３．３１４・・・入力信号源、 １
１７．１１８．２１７．２１８．３１８．３１９・・・
入力端子、 １１９．２１９．３２０・・・出力端子
、 １５０．２５０．３０９・・・電源。
Claims (3)
- （１）ベースへ直流バイアス電圧および該直流バイアス
電圧に重畳された第１の信号が入力され、エミッタが第
１の定電流源を介して第２の電源に接続された第１のト
ランジスタと、 ベースへ前記直流バイアス電圧および該直流バイアス電
圧に重畳された、前記第１の信号と逆相の第２の信号が
入力され、コレクタが前記第１のトランジスタのコレク
タに接続され、エミッタが前記第１のトランジスタのエ
ミッタに接続された第２のトランジスタと、コレクタが
第１の電源に接続され、エミッタが前記第１のトランジ
スタのエミッタに接続された第３のトランジスタと、 一端が前記第３のトランジスタのベースに接続され他端
が前記直流バイアス電圧を発生する直流バイアス電圧源
に接続された第１の抵抗と、一端が前記第３のトランジ
スタのベースに接続され他端が出力端子に接続された第
２の抵抗と、一方のトランジスタが前記第１のトランジ
スタのコレクタと第１の電源との間に接続され、他方の
トランジスタが第１の電源と第２の電源との間に第２の
定電流源を介して接続されたカレントミラー回路と、 を具備する振幅検波回路。 - （２）ベースへ直流バイアス電圧および該直流バイアス
電圧に重畳された第１の信号が入力され、コレクタがカ
レントミラー回路の一方のトランジスタを介して第１の
電源に接続され、エミッタが第１の定電流源を介して第
２の電源に接続された第１のトランジスタと、 ベースへ前記直流バイアス電圧および該直流バイアス電
圧に重畳された、前記第１の信号と逆相の第２の信号が
入力され、コレクタが前記第１のトランジスタのコレク
タに接続され、エミッタが前記第１のトランジスタのエ
ミッタに接続された第２のトランジスタと、コレクタが
前記カレントミラー回路の他方のトランジスタを介して
第１の電源に接続され、エミッタが前記第１のトランジ
スタのエミッタに接続された第３のトランジスタと、 一端が前記第３のトランジスタのベースに接続され他端
が前記直流バイアス電圧を発生する直流バイアス電圧源
に接続された第１の抵抗と、一端が前記第３のトランジ
スタのベースに接続され他端が出力端子に接続された第
２の抵抗と、を具備する振幅検波回路。 - （３）ベースがカレントミラー回路の前記他方のトラン
ジスタのコレクタに、コレクタが第１の電源に、エミッ
タが前記出力端子に接続された第４のトランジスタが付
加されている請求項１または２記載の振幅検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2565990A JP2940046B2 (ja) | 1990-02-05 | 1990-02-05 | 振幅検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2565990A JP2940046B2 (ja) | 1990-02-05 | 1990-02-05 | 振幅検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03230606A true JPH03230606A (ja) | 1991-10-14 |
| JP2940046B2 JP2940046B2 (ja) | 1999-08-25 |
Family
ID=12171937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2565990A Expired - Fee Related JP2940046B2 (ja) | 1990-02-05 | 1990-02-05 | 振幅検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940046B2 (ja) |
-
1990
- 1990-02-05 JP JP2565990A patent/JP2940046B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2940046B2 (ja) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3841428B2 (ja) | 電荷移送装置 | |
| JPS62200808A (ja) | トランスコンダクタンス増幅器 | |
| US4720686A (en) | Circuit for converting a fully differential amplifier to a single-ended output amplifier | |
| US3868583A (en) | High-performance solid-state amplifier system | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| JPH01161904A (ja) | 移相発振器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| CA1169972A (en) | Analog-to-digital converter | |
| US6891437B2 (en) | Current amplifier structure | |
| JP2546057B2 (ja) | 振幅検波回路 | |
| JP2940046B2 (ja) | 振幅検波回路 | |
| JPH0225286B2 (ja) | ||
| JPH032676A (ja) | 全波整流回路 | |
| JPS61140210A (ja) | 信号処理回路 | |
| US3558925A (en) | Low ripple double demodulator subject to integration | |
| JPS5827541Y2 (ja) | シンゴウシヨリカイロ | |
| JP2621573B2 (ja) | 信号抑圧回路 | |
| JP2841563B2 (ja) | 可変インピーダンス回路 | |
| JPS6121857Y2 (ja) | ||
| JP2737754B2 (ja) | フィルタ回路 | |
| JPH0453047Y2 (ja) | ||
| JPH0216112B2 (ja) | ||
| JPH0720035B2 (ja) | 自動利得制御用検波回路 | |
| SU618833A1 (ru) | Дифференциальный усилитель | |
| JPS5949727B2 (ja) | 可変移相回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |