JPH03230646A - アンダーシュート回避回路 - Google Patents
アンダーシュート回避回路Info
- Publication number
- JPH03230646A JPH03230646A JP2560990A JP2560990A JPH03230646A JP H03230646 A JPH03230646 A JP H03230646A JP 2560990 A JP2560990 A JP 2560990A JP 2560990 A JP2560990 A JP 2560990A JP H03230646 A JPH03230646 A JP H03230646A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- undershoot
- circuit
- resistor
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
ディジタル信号の伝送回路においてスイッチング波形が
立ち下がるとき、過渡的に低レベルを超えて下がるアン
ダーシュートを回避するアンダーシュート回避回路に関
し、 駆動回路の負荷にならずに確実にアンダーシュートの回
避がなされ、しかもコストを低減することを目的とし、 一方を正の電源に接続する抵抗と、その抵抗Ｒの他方に
アノード側を接続し、カソード側をアースに接続する第
１のダイオードと、アノード側を前記第１のダイオード
と抵抗の接続点に接続し、カソード側をディジタル信号
線に接続する第２のダイオードとで構成する。
立ち下がるとき、過渡的に低レベルを超えて下がるアン
ダーシュートを回避するアンダーシュート回避回路に関
し、 駆動回路の負荷にならずに確実にアンダーシュートの回
避がなされ、しかもコストを低減することを目的とし、 一方を正の電源に接続する抵抗と、その抵抗Ｒの他方に
アノード側を接続し、カソード側をアースに接続する第
１のダイオードと、アノード側を前記第１のダイオード
と抵抗の接続点に接続し、カソード側をディジタル信号
線に接続する第２のダイオードとで構成する。
［産業上の利用分野コ
本発明は、ディジタル信号の伝送回路においてスイッチ
ング波形が立ち下がるとき、過渡的に低レベルを超えて
下がるアンダーシュートを回避するアンダーシュート回
避回路に関する。
ング波形が立ち下がるとき、過渡的に低レベルを超えて
下がるアンダーシュートを回避するアンダーシュート回
避回路に関する。
［従来の技術］
ディジタル信号を伝送する回路では、受信回路の入力イ
ンピーダンスが高い場合に伝送波形にアンダーシュート
が発生し、そのアンダーシュートが受信回路における誤
動作の原因となっていた。
ンピーダンスが高い場合に伝送波形にアンダーシュート
が発生し、そのアンダーシュートが受信回路における誤
動作の原因となっていた。
そのため従来ではアンダーシュートの回避方法として、
（１）整合終端や（２）クランプダイオードの取付けな
どが実施されていた。
（１）整合終端や（２）クランプダイオードの取付けな
どが実施されていた。
（１）の整合終端は、第４図に一例を示すように、受信
回路のレシーバ−素子Ｍ２の前段で、ディジタル信号線
Ｓに終端抵抗Ｒ１，Ｒ２を取付け、プルアップ／プルダ
ウンを行ない伝送路を整合するもので、 （２）のクランプダイオードの取付けは、第５図に回路
図を示すように、レシーバ−素子Ｍ２の前段のディジタ
ル信号線Ｓとアース間にダイオードＤを接続するもので
、第６図（ａ）に示すように、ディジタル信号の高レベ
ルＨから低レベルＬへの立ち下がり時のアンダーシュー
トを、一定のレベルに切り取るようにしたものであった
。
回路のレシーバ−素子Ｍ２の前段で、ディジタル信号線
Ｓに終端抵抗Ｒ１，Ｒ２を取付け、プルアップ／プルダ
ウンを行ない伝送路を整合するもので、 （２）のクランプダイオードの取付けは、第５図に回路
図を示すように、レシーバ−素子Ｍ２の前段のディジタ
ル信号線Ｓとアース間にダイオードＤを接続するもので
、第６図（ａ）に示すように、ディジタル信号の高レベ
ルＨから低レベルＬへの立ち下がり時のアンダーシュー
トを、一定のレベルに切り取るようにしたものであった
。
［発明が解決しようとする課題］
しかしながら、上記従来のアンダーシュートの回避では
、次のような欠点を有していた。
、次のような欠点を有していた。
（１）の整合終端では、終端抵抗がドライバー回路の負
荷となるため、ドライバー素子Ｍ１を必要以上に駆動能
力のあるものにしなければならず、コスト・アップにな
っていた。
荷となるため、ドライバー素子Ｍ１を必要以上に駆動能
力のあるものにしなければならず、コスト・アップにな
っていた。
（２）のクランプダイオードの取付けでは、第６図（ｂ
）に示すように、ダイオードＤには必ず順方向電圧降下
が発生するため、そのダイオードＤの順方向電圧以下に
アンダーシュートを小さくすることができず、信頼性の
面から問題となっていた。また、従来ではシリコンダイ
オードあるいはショットキーバリアダイオードなどが使
用されているが、シリコンダイオードの順方向電圧は０
．７Ｖ位のため、アンダーシュートが−０，７Ｖ以上発
生し、ショットキーバリアダイオードの順方向電圧は０
．３Ｖ位のため、アンダーシュートが−０，３Ｖ以上発
生していた。このようにショットキーバリアダイオード
はシリコンダイオードに比べて、アンダーシュートの回
避効果が大きいのであるが、ショットキーバリアダイオ
ードは高価であるためコスト・アップになるという問題
もあった。
）に示すように、ダイオードＤには必ず順方向電圧降下
が発生するため、そのダイオードＤの順方向電圧以下に
アンダーシュートを小さくすることができず、信頼性の
面から問題となっていた。また、従来ではシリコンダイ
オードあるいはショットキーバリアダイオードなどが使
用されているが、シリコンダイオードの順方向電圧は０
．７Ｖ位のため、アンダーシュートが−０，７Ｖ以上発
生し、ショットキーバリアダイオードの順方向電圧は０
．３Ｖ位のため、アンダーシュートが−０，３Ｖ以上発
生していた。このようにショットキーバリアダイオード
はシリコンダイオードに比べて、アンダーシュートの回
避効果が大きいのであるが、ショットキーバリアダイオ
ードは高価であるためコスト・アップになるという問題
もあった。
本発明は、このような問題に鑑みて創案されたもので、
駆動回路の負荷にならずに確実にアンダーシュートの回
避がなされ、しかもコストを低減できるアンダーシュー
ト回避回路を提供することを目的としている。
駆動回路の負荷にならずに確実にアンダーシュートの回
避がなされ、しかもコストを低減できるアンダーシュー
ト回避回路を提供することを目的としている。
［課題を解決するための手段］
上記目的を達成するための本発明における手段は、第１
図に本発明の基本構成図を示すように、一方を正の電源
Ｖｃｃに接続する抵抗Ｒと、その抵抗Ｒの他方にアノー
ド側を接続し、カソード側をアースに接続する第１のダ
イオードＤ１と、アノード側を前記第１のダイオードＤ
１と抵抗Ｒの接続点に接続し、カソード側をディジタル
信号線に接続する第２のダイオードＤ２とを構成したこ
とを特徴とするアンダーシュート回避回路である。
図に本発明の基本構成図を示すように、一方を正の電源
Ｖｃｃに接続する抵抗Ｒと、その抵抗Ｒの他方にアノー
ド側を接続し、カソード側をアースに接続する第１のダ
イオードＤ１と、アノード側を前記第１のダイオードＤ
１と抵抗Ｒの接続点に接続し、カソード側をディジタル
信号線に接続する第２のダイオードＤ２とを構成したこ
とを特徴とするアンダーシュート回避回路である。
なお、図中、Ｍｌは駆動回路のドライバー素子、Ｍ２は
受信回路のレシーバ−素子である。
受信回路のレシーバ−素子である。
［作用］
本発明は、ダイオード・クランプ方式においてダイオー
ド順方向電圧骨のアンダーシュートをなくすようにした
ものである。第５図で示した従来の回路では、ディジタ
ル信号線の電位がダイオード順方向電圧ＶＦ以下になら
なければダイオードがオンにならないため、アンダーシ
ュートは順方向電圧ＶＦ分だけ発生していた。従って、
ディジタル信号線の電位がＯｖになった時にダイオード
がオンになるようにすれば、信号線はＯｖ以下にはなら
ないため、アンダーシュートは発生しないことになる。
ド順方向電圧骨のアンダーシュートをなくすようにした
ものである。第５図で示した従来の回路では、ディジタ
ル信号線の電位がダイオード順方向電圧ＶＦ以下になら
なければダイオードがオンにならないため、アンダーシ
ュートは順方向電圧ＶＦ分だけ発生していた。従って、
ディジタル信号線の電位がＯｖになった時にダイオード
がオンになるようにすれば、信号線はＯｖ以下にはなら
ないため、アンダーシュートは発生しないことになる。
すなわち、本発明では第１図に示すように、ドライバー
素子Ｍ１の出力が高（Ｈ）レベルの時、電源Ｖｃｃから
抵抗Ｒを通して第１のダイオードＤＩがオンになり、第
２のダイオードＤ２は逆バイアスになるためオフになる
。この時、ダイオードＤＩ、Ｄ２と抵抗Ｒの接続点であ
るＸ点の電圧はＱｖ＋ＶＦ１（ダイオードＤ１の順方向
電圧）になる。この状態からドライバー素子Ｍ１の出力
が低（Ｌ）レベルに変化して、レシーバ−素子Ｍ２の入
力がＯｖ以下になるとダイオードＤ２がオンになる。こ
の時、ダイオードＤ１の順方向電圧ＶＦＩとダイオード
Ｄ２の順方向電圧ＶＦ２が等しければ（ＶＦ１＝ＶＦ２
） 、レシーバ−素子Ｍ２の入力はＯｖ （Ｏｖ＋ＶＦ
Ｉ ＶＦ２＝ＯＶ）でクランプされる。
素子Ｍ１の出力が高（Ｈ）レベルの時、電源Ｖｃｃから
抵抗Ｒを通して第１のダイオードＤＩがオンになり、第
２のダイオードＤ２は逆バイアスになるためオフになる
。この時、ダイオードＤＩ、Ｄ２と抵抗Ｒの接続点であ
るＸ点の電圧はＱｖ＋ＶＦ１（ダイオードＤ１の順方向
電圧）になる。この状態からドライバー素子Ｍ１の出力
が低（Ｌ）レベルに変化して、レシーバ−素子Ｍ２の入
力がＯｖ以下になるとダイオードＤ２がオンになる。こ
の時、ダイオードＤ１の順方向電圧ＶＦＩとダイオード
Ｄ２の順方向電圧ＶＦ２が等しければ（ＶＦ１＝ＶＦ２
） 、レシーバ−素子Ｍ２の入力はＯｖ （Ｏｖ＋ＶＦ
Ｉ ＶＦ２＝ＯＶ）でクランプされる。
従ってアンダーシュートは回避される。
そして、Ｏｖにクランプされた後にレシーバ−素子Ｍ２
の入力は、ドライバー素子Ｍ１のＬレベル電圧に戻るが
、通常のドライバー素子Ｍ１のＬレベル電圧はＯｖより
高いので、レシーバ−素子Ｍ２の入力がドライバー素子
Ｍ１の出力電圧と等しくなった時に、ダイオードＤ２は
オフになる。
の入力は、ドライバー素子Ｍ１のＬレベル電圧に戻るが
、通常のドライバー素子Ｍ１のＬレベル電圧はＯｖより
高いので、レシーバ−素子Ｍ２の入力がドライバー素子
Ｍ１の出力電圧と等しくなった時に、ダイオードＤ２は
オフになる。
従って、ＨおよびＬレベルでの定常状態においては本発
明のアンダーシュート回避回路は、ドライバー素子Ｍ１
の負荷にならない。
明のアンダーシュート回避回路は、ドライバー素子Ｍ１
の負荷にならない。
なお、ＶＦＩ＜ＶＦ２の場合には、Ｏ＋ ＶＦＩ−ＶＦ
２＝−Ｖ ｕ （Ｖ ｕはＶＦＩとＶＦ２の差）となり
、−Ｖｕだけアンダーシュートが発生する。また、ＶＦ
Ｉ＞ＶＦ２の場合には、Ｏｖ ＋ ＶＦＩ −ＶＦ２＝
＋ Ｖｕとなり、Ｏｖになる前にクランプされること
になって、アンダーシュートの回避対策としては好まし
いが、ドライバー素子Ｍ１のＬレベル＜＋Ｖｕになると
、定常状態においてもダイオードＤ２がオンとなり、ア
ンダーシュート回避回路がドライバー素子Ｍ１の負荷に
なってしまう。従って、本発明のアンダーシュート回避
回路では、できるかぎりＶＦ１＝ＶＦ２となるようにす
ることが好ましい。
２＝−Ｖ ｕ （Ｖ ｕはＶＦＩとＶＦ２の差）となり
、−Ｖｕだけアンダーシュートが発生する。また、ＶＦ
Ｉ＞ＶＦ２の場合には、Ｏｖ ＋ ＶＦＩ −ＶＦ２＝
＋ Ｖｕとなり、Ｏｖになる前にクランプされること
になって、アンダーシュートの回避対策としては好まし
いが、ドライバー素子Ｍ１のＬレベル＜＋Ｖｕになると
、定常状態においてもダイオードＤ２がオンとなり、ア
ンダーシュート回避回路がドライバー素子Ｍ１の負荷に
なってしまう。従って、本発明のアンダーシュート回避
回路では、できるかぎりＶＦ１＝ＶＦ２となるようにす
ることが好ましい。
［実施例］
第２図は、本発明の一実施例の構成図である。
同図に示すアンダーシュート回避回路は、第１図に示し
た回路にコンデンサＣを接続したもので、その他の構成
は同一である。第２図に示すようにコンデンサＣは、Ｘ
点、すなわち抵抗ＲとダイオードＤＩ、Ｄ２の接続点と
、アース間に接続される。このコンデンサＣは、ドライ
バー素子Ｍ１の高速なスイッチングに対して、Ｘ点の電
位をダイオードＤ１の順方向電圧ＶＦＩに固定にするよ
うにはたらき、よりアンダーシュートの回避を確実にし
ている。
た回路にコンデンサＣを接続したもので、その他の構成
は同一である。第２図に示すようにコンデンサＣは、Ｘ
点、すなわち抵抗ＲとダイオードＤＩ、Ｄ２の接続点と
、アース間に接続される。このコンデンサＣは、ドライ
バー素子Ｍ１の高速なスイッチングに対して、Ｘ点の電
位をダイオードＤ１の順方向電圧ＶＦＩに固定にするよ
うにはたらき、よりアンダーシュートの回避を確実にし
ている。
第３図は、本発明の他の実施例の回路図である。
同図に示す実施例では、電源の整流回路と同様に４本の
ダイオードをブリッジに接続して構成したものである。
ダイオードをブリッジに接続して構成したものである。
同図に示すように、アノードとカソードの接続点ａｌ、
ａ２はディジタル信号線Ｓとアースにそれぞれ接続され
、アノード同志の接続点ｂ１は抵抗Ｒａを介して正の電
源Ｖｃｃに、カソード同志の接続点ｂ２は抵抗Ｒｂを介
して負の電源■。に接続されている。この実施例では、
ドライバー素子Ｍ１の出力がＨレベルの時にブリッジ・
ダイオードに電流が流れ、ドライバー素子Ｍ１の負荷と
なるが、ダイオードがあらかじめ４個接続されたブリッ
ジ・ダイオードが多く市販されているため、部品価格の
低下およびダイオードの接続を省略できることから製造
が簡略化できるメリットがある。
ａ２はディジタル信号線Ｓとアースにそれぞれ接続され
、アノード同志の接続点ｂ１は抵抗Ｒａを介して正の電
源Ｖｃｃに、カソード同志の接続点ｂ２は抵抗Ｒｂを介
して負の電源■。に接続されている。この実施例では、
ドライバー素子Ｍ１の出力がＨレベルの時にブリッジ・
ダイオードに電流が流れ、ドライバー素子Ｍ１の負荷と
なるが、ダイオードがあらかじめ４個接続されたブリッ
ジ・ダイオードが多く市販されているため、部品価格の
低下およびダイオードの接続を省略できることから製造
が簡略化できるメリットがある。
［発明の効果〕
以上説明したように、本発明のアンダーシュート回避回
路によれば、抵抗と２つのダイオードによりディジタル
信号がＯｖでクランプされて確実にアンダーシュートが
回避され、しかも駆動回路の負荷にならないため必要以
上に駆動能力を大きくする必要がなく、また、ダイオー
ドの順方向電圧に関係なくアンダーシュートが回避でき
るため、安価なダイオードが使用できる。従って、ディ
ジタル信号の伝送回路における信頼性の向上およびコス
トの低減に貢献することができる。
路によれば、抵抗と２つのダイオードによりディジタル
信号がＯｖでクランプされて確実にアンダーシュートが
回避され、しかも駆動回路の負荷にならないため必要以
上に駆動能力を大きくする必要がなく、また、ダイオー
ドの順方向電圧に関係なくアンダーシュートが回避でき
るため、安価なダイオードが使用できる。従って、ディ
ジタル信号の伝送回路における信頼性の向上およびコス
トの低減に貢献することができる。
第１図は本発明の基本回路図、
第２図は本発明の一実施例の回路図、
第３図は本発明の他の実施例の回路図、第４図は整合終
端の一例の回路図、 第５図は従来のダイオードクランプの回路図、第６図は
従来のダイオードクランプの説明図である。 Ｄ、Ｄｉ、Ｄ２−・・ダイオード、 Ｒ，Ｒａ、Ｒｂ、Ｒ１，Ｒ２−抵抗、 Ｍｌ・・・ドライバー素子、 Ｍ２・・・レシーバ−素子、 Ｓ・・・ディジタル信号線。 ｃｃ 本発明の基本回路図 ＣＣ 本発明の一実施例の回路図 第２図 １ 工 ・λ １ ＼ 、λ
端の一例の回路図、 第５図は従来のダイオードクランプの回路図、第６図は
従来のダイオードクランプの説明図である。 Ｄ、Ｄｉ、Ｄ２−・・ダイオード、 Ｒ，Ｒａ、Ｒｂ、Ｒ１，Ｒ２−抵抗、 Ｍｌ・・・ドライバー素子、 Ｍ２・・・レシーバ−素子、 Ｓ・・・ディジタル信号線。 ｃｃ 本発明の基本回路図 ＣＣ 本発明の一実施例の回路図 第２図 １ 工 ・λ １ ＼ 、λ
Claims (1)
- 【特許請求の範囲】 一方を正の電源（Ｖｃｃ）に接続する抵抗（Ｒ）と、 その抵抗（Ｒ）の他方にアノード側を接続し、カソード
側をアースに接続する第１のダイオード（Ｄ１）と、 アノード側を前記第１のダイオード（Ｄ１）と抵抗（Ｒ
）の接続点に接続し、カソード側をディジタル信号線（
Ｓ）に接続する第２のダイオード（Ｄ２）と、 を構成することを特徴とするアンダーシュート回避回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2560990A JPH03230646A (ja) | 1990-02-05 | 1990-02-05 | アンダーシュート回避回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2560990A JPH03230646A (ja) | 1990-02-05 | 1990-02-05 | アンダーシュート回避回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03230646A true JPH03230646A (ja) | 1991-10-14 |
Family
ID=12170638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2560990A Pending JPH03230646A (ja) | 1990-02-05 | 1990-02-05 | アンダーシュート回避回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03230646A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08287688A (ja) * | 1995-04-13 | 1996-11-01 | Samsung Electron Co Ltd | 半導体メモリ装置の入力保護回路 |
| US6111449A (en) * | 1998-07-06 | 2000-08-29 | Mitsubishi Denki Kabushiki Kaisha | Clamping circuit for absorbing ringing of signal |
-
1990
- 1990-02-05 JP JP2560990A patent/JPH03230646A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08287688A (ja) * | 1995-04-13 | 1996-11-01 | Samsung Electron Co Ltd | 半導体メモリ装置の入力保護回路 |
| US6111449A (en) * | 1998-07-06 | 2000-08-29 | Mitsubishi Denki Kabushiki Kaisha | Clamping circuit for absorbing ringing of signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0189564A2 (en) | High to low transition speed up circuit for TTL-type gates | |
| JPH078136B2 (ja) | パワ−・レギュレ−タ | |
| JPH03230646A (ja) | アンダーシュート回避回路 | |
| EP0305482B1 (en) | Low-noise transmission line termination circuitry | |
| US5023481A (en) | Totem pole circuit with additional diode coupling | |
| EP0366083B1 (en) | Integrated circuit having output circuit | |
| US5444400A (en) | Logic output circuit with high transient pull-up current | |
| JP2760017B2 (ja) | 論理回路 | |
| EP0459457A2 (en) | Output driver | |
| EP0097788A2 (en) | Large swing driver/receiver circuit | |
| US3942044A (en) | Interface receiver | |
| EP0433685B1 (en) | Semiconductor integrated circuit having ECL circuits | |
| JPH0446058B2 (ja) | ||
| US4481433A (en) | Voltage clamp circuit utilizing an active device | |
| JPS60247327A (ja) | トランジスタ回路 | |
| JPH01112811A (ja) | アンダーシュート防止回路 | |
| JPS5831619A (ja) | 駆動器 | |
| CN1197216C (zh) | 作为驱动模块构成的电子模块的保护电路 | |
| JPH0122370Y2 (ja) | ||
| US6433610B1 (en) | Current clamp circuit | |
| RU1818672C (ru) | Устройство дл управлени мощным транспортом с защитой от короткого замыкани | |
| JPS595746A (ja) | コイル駆動回路 | |
| JPS6316705A (ja) | 増幅器集積回路 | |
| JP2001007741A (ja) | 差動伝送路の断線検出回路 | |
| JP2836304B2 (ja) | 接地回路 |