JPH03233973A - 複合サイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は低電圧回路のサージ防護に好適する複合サイリ
スタに関するものである。

（従来技術と解決すべき問題点） 第１図に示す断面図のようにＰ、Ｎ、ＰＮ２　Ｐ２の５
層からなり、ＰｌとＮ３層を金属電極Ｔ１により短絡し
、Ｎ２と２２層を金属電極Ｔ２により短絡した構成をも
つ両方向短絡エミッタ型２端子サイリスタは、通信回路
その他の回路に接続された電子機器回路のサージ防護素
子と広く用いられるようになりつつある。

しかし上記の如きＰＮＰＮＰ型サイリスタを用いて、横
サージと縦サージの両サージに対して防護作用を発揮さ
せるためには、第２図に示すように被防護機器回路Ｍが
接続された線路り、、Ｌ２間に、中点が接地Ｅされた直
列の縦サージ用サイリスタ２．．２２を接続し、また横
サージ用としてサイリスタＺ３を接続しなければならな
い。従って回路構成が複雑となる。

また最近の電子機器回路の集積化はサイリスタの低耐圧
（ＶＢ。）化を要求し、また電子機器回路のデジタル化
はサイリスタの低静電容量化を強く要求している。しか
し第１図に示した構造では、その耐圧は例えば共通基板
であるＰの厚み（比抵抗）によって定まるため、要求さ
れる耐圧としたとき厚さが薄くなりすぎて製造が困難で
あり、特性の不均一を生じ易い。

また通常の構造では静電容量は、第１図の接合Ｊ２の面
積と共通基板であるＰ層の比抵抗によって定まり、比抵
抗が小になると静電容量は大となる。従って上記のよう
に低耐圧化のため、Ｐ層の厚みを小としたときには静電
容量は大となる。従って耐圧、静電容量か共に小さいサ
イリスタを作り得ず、デジタル化された集積回路の防護
を行いつるサイリスタの実現は難しい。

またサイリスタのサージ耐量はターンオン移行領域にお
ける電力損失と、初期点弧が領域全面に広がるスピード
によって定まるが、初期点弧位置は第１図の接合ＪＩＪ
２や、横方向抵抗等の製作時などに生ずる微妙な不均一
によって変動する。

従って均一なサージ電流耐量をもつものの製作が難しい
。従って前記第２図のように３個のサイリスタ２，２２
２．の特性の不均一を生じて動作不良のおそれを招き易
い。

（発明の目的） 本発明は先に本発明者が提案したサイリスタ構造を応用
し、縦、横両サージに対して１個のサイリスタにより防
護を行うことかできるのみてなく、デジタル化された集
積回路の防護を行いうる低耐圧、低静電容量、しかもサ
ージ耐量の大きい均一な特性をもつ複合サイリスタの実
現を図ったものである。

（問題点を解決するための本発明の手段）本発明者は先
に前記第１図のサイリスタの各種の問題点を解決しつる
サイリスタを提案した。このサイリスタは第３図（ａ）
に示す断面図のように接合Ｊ２Ｊ、が表面に露呈した部
分の一部、或いは第３図（ｂ）に示す断面図のようにＰ
ｔ　Ｐｓ層の直下に接合Ｊ２Ｊ２の他の部分に比べて耐
圧の低い領域りを例えばＰ＋層によって設けて、以下の
動作が行われようにしたものである。なお第３図におい
て■は絶縁膜である。

即ち第４図（ａｌに示す動作説明用の単方向サイリスタ
において、順方向であるＴ、からＴ２の方向に電流を流
すと、接合Ｊ２に逆方向電圧が加わり、これによって先
ず低耐圧領域りが第５図の電圧ＶＢでブレークダウンし
、この部分に電流が集中して流れる。この電流が増加す
ると２１層の直下のＮ２層の横方向抵抗Ｒに生ずる電圧
により接合Ｊ１の左方が順バイアスされ、低耐圧領域に
おいてバイアス値が最大となる。そしてこれが接合Ｊ、
の拡散電位を越えると２１層から正孔の注入が行われて
、第５図のブレークオーバー電流Ｉ、で電栃Ｔ。

７２間がターンオン状態に移行するようにしたものであ
る。

また上記と逆方向の電圧が印加された場合には、第４図
（ｂ）に示す単方向サイリスタにおいて同様の動作が行
われるようにしたものである。

この構造によれば耐圧は低耐圧領域りの耐圧によって定
まるので、その設計により所要の耐圧のサイリスタを得
ることができ、また静電容量値従って接合Ｊ２の接合容
量値は、大部分を占める低耐圧領域り以外の部分で定ま
ることから、通常の構造のものに比較して低静電容量と
なり、低耐圧低静電容量のサイリスタの実現が可能とな
る。

本発明はこの短絡エミッタ型サイリスタ構造を応用して
、１個のサイリスタによりサージ防護を行いつる低耐圧
低静電容量、しかもサージ電流耐量の大きいサイリスタ
を提供しようとするものである。次に本発明を実施例に
より詳細に説明する。

第６図は本発明の実施例を示す断面図であって、Ｐ型半
導体を共通基板としてその一面にＮｌ１層と２１３層お
よびＮ２１層とＰ　２１層を設け、また他面にはＮＩ２
層とＰｕｓ層およびＮ２３層とＰ　２ｚ層を設ける。

また接合ＪＩ２とｔＬＩおよび接合Ｊ　＋ｘとＪ　２ｚ
の表面への露呈部分にはＰ＋層により低耐圧の領域りを
設けた５層構造Ｓ、Ｓ２を形成する。そしてｐＨ層とｒ
’ｔＬ＋層を第１金属電極Ｔ、により短絡し、Ｐ２１層
とＮ２□層を第２金属電極Ｔ２により短絡すると共に、
他面のＰｌ、３層とＮ１２層、およびＰ２２層とＮ２２
層を、第３金属電極Ｔ３により共通に短絡して一つの電
極として、第７図に示す等価回路をもつ複合サイリスタ
として以下に述べる動作を行うようにしたものである。

なお第７図において、第６図と同一符号部分は同等部分
を示し、図中の抵抗Ｒ’ｚ　ＲＦ　Ｐ２３は電流の流路
に沿った各層の横方向抵抗を示す。またツェナダイオー
ドＺ　Ｄ　ｌ　２２　Ｄ　２３は低耐圧領域りの耐圧を
示す。

このサイリスタにおいては、電極Ｔ、からＴ２の方向に
電圧が印加された場合には、ＰＩＩＮＩＩＰ　Ｎ２＋は
本質的には短絡ベース型サイリスタであるが、低耐圧領
域がない場合には各層の相対位置関係から接合Ｊ　１２
がブレークダウンしたとき、Ｎ、、Ｐ　Ｎ、、層に電流
が流れてて３層ダイオードの特性となりオン状態に移行
しない。

しかし低耐圧領域が存在すると、ツェナダイオードＺＤ
Ｉ２がブレークダウンして、電流か（Ｔ。

→Ｎｌｌ→Ｒ１１→→Ｚ　Ｄ　Ｉ　２→Ｐ−Ｒ，→Ｐ−
Ｎ２→Ｔ２）に流れる。そしてこの電流か増加すると、
Ｐ層の横方向抵抗Ｒｐによる電圧降下によってＣＰ−Ｎ
、→Ｎ２３→Ｒ２３→→ＺＤ２．→Ｐ〕にも電圧がかか
った状態になる。

この状態は第７図に示す等価回路において、サイリスタ
の電極Ｔ、と７２間にサイリスタ〔ＰＮ、、Ｐ　Ｎ、、
）および（Ｐ２３　Ｎ２５Ｐ　Ｎ２１：１が直列に接続
され、それぞれ（Ｎ＋＋Ｐゲート〕とＣＮ２ｓＰゲート
〕に点弧電流が流出入していることに相当するので、電
極Ｔ１→Ｔ２→Ｔ３の経路て電極Ｔ１７２間がオン状態
に移行することになる。この動作状態は電圧印加の方向
を逆にした場合にも成立する。従って電極Ｔ、７２間、
Ｔ２Ｔ３間、ＴＩＴ２間が実質的に等しい耐圧の両方向
サイリスタ作用を行うことになる。

従って例えば第８図のように電極Ｔ、Ｔ２を線路り、Ｌ
２間に接続し、電極Ｔ３を接地Ｅに落として通信回線に
おける機器Ｍの防護に使用すれば、前記第２図に示すサ
イリスタ２，２２２．の計３個の役割を１個で果たすこ
とができる。

またこの複合サイリスタを形成する５層サイリスタはそ
れぞれ低耐圧領域りを備えている。従って前記第３図、
第４図で説明したようにＰ層の厚みを小とすることなく
低耐圧化が可能となり、特性が均一であって低静電容量
の複合サイリスタを得ることがでる。これに加えて初期
点弧位置も一定となるので、サージ防護耐量のばらつき
が少なくしかもサージ電流耐量が大となる。従って本発
明によれば従来のものに比べて更に使用が簡単であって
動作が確実、しかも製作が容易な低耐圧であってデジタ
ル化された電子機器回路のサージ防護に好適する複合サ
イリスタを提供てきる。

以上本発明をＰＮＰＮＰ型について説明したが、伝導型
を逆にしたものを作りうろことは云うまでもない。また
サイリスタの信頼性の向上のため、第３図のようにチャ
ネルストッパとなるＰＬ層を設けるなとの従来公知の手
段を適用できる。

（発明の効果） 以上から明らかなように本発明によれば、使用か簡単で
あって動作の確実なデジタル化集積回路からなる電子機
器回路のサージ防護素子を提供できる。

【図面の簡単な説明】

第１図、第２図は従来素子の説明図、第３図。 第４図は本発明によって提案された複合サイリスタの説
明図、第５図、第６図、第７図、第８図は本発明の詳細
な説明図である。

Claims (1)

【特許請求の範囲】
1. Ｐ（Ｎ）型半導体を共通基板として、順方向耐圧をきめ
   る接合部の一部にそれぞれ他の部分に比して耐圧の低い
   領域を設けた２組のＰＮＰＮＰ（ＮＰＮＰＮ）５層構造
   を形成すると共に、一面の表面にそれぞれ露呈させた２
   組のＰ（Ｎ）エミッタとＮ（Ｐ）ベースをそれぞれ独立
   に短絡して第１、第２の電極として、他面の表面にそれ
   ぞれ露呈させた２組のＰ（Ｎ）エミッタとＮ（Ｐ）ベー
   スを共通に短絡して第３の電極としたことを特徴とする
   複合サイリスタ。