JPH03237533A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特にテストモー
ドに設定するテスト信号発生回路を有するマイクロコン
ピータに関する。

〔従来の技術〕

従来この種のマイクロコンピータ（以下マイコンと云う
）のテスト信号発生回路は、第５図に示すようなプロ、
り構成となっている。

このテスト信号発生回路は、入力端子ＴＩに接続され、
入力信号ＳＸにテストモード設定に対応するテストレベ
ルの電圧ＶＴが印加されたときにテストレベル検出信号
Ｓ６を出力するテストレベル検出回路３を有している。

そしてリセット端子Ｔ、に入力されるリセット信号ＳＲ
は、リセ、ドパ、ファＢＲを介して内部に供給されるリ
セｆｆ　）　８Ｒ１と、ウェイト回路ｌを介してリセッ
ト信号ＳＢの停止後所定の時間を経続してから解除する
内部用の第２のリセット信号ＳＲ２を発生させている。

第６図は第５図のブロックの動作を説明するためのタイ
ミングチャートである。

まず、第６図にテストモード設定の動作を示す。

期間Ｔ２１では、入力端子ＴＩの入力信号ＳＸ。

印加電圧は論理電圧ＶＤＤより高いテストレベル電圧Ｖ
丁以上である。

これから、テストレベル検出信号８６を発生し、テスト
信号Ｓ７がアクティブとなり、マイコンハチスト状態と
なる。

〔発明が解決しようとする課題〕

上述した従来のマイクロコンピュータは、通常使用時に
テスト信号発生回路の入力端子にテストレベル電圧以上
のパルスノイズが印加された場合、テスト信号を誤発生
しても、容易にテストモードに切換わり誤動作するとい
う欠点があった。

すなわち、第７図に示すように、期間Ｔ冨３では入力信
号Ｓ！の印加電圧が接地レベル（以下ＧＮＤレベルと略
す）〜電源電圧レベル（以下ＶＤＤレベルと略す）の範
囲の電圧が印加されているので、テストレベル検出回路
３はテストレベル検出信号Ｓ・を発生せず、テスト信号
Ｓγはアクティブとはならないため、マイコンは通常の
論理動作状態となる。

期間ＴＺ３では、入力端子ＴＩ　にＶＤＤ以上のパルス
ノイズ■Ｐが印加されると、テストレベル検出信号Ｓ６
を誤発生し、テスト信号Ｓ７はアクティブとなる。この
ため、マイコンはテストモード状態になり誤動作をして
し管う。

たとえ期間Ｔ雪ａＫ入力信号ＳＸがテストレベル電圧Ｖ
丁以下に戻っても、いったん誤動作をかこすとマイコン
は暴走し、正常動作に戻る可能性は極めて少なし。

本発明の目的は、外来パルスノイズでテストモードに切
換誤動し難いマイクロコンビーータを提供することにあ
る。

〔課題を解決するための手段〕

本発明のマイクロコンビーータは、リセット信号を入力
して所定時間の幅を広げた内部用リセ。

ト信号を出力するウェイト回路と、入力信号のうち通常
の論理信号の電圧よりも高いテストレベルに対応してテ
ストレベル検出信号を出力してテストモードに設定する
テストレベル検出回路を設けたテスト信号発生回路を有
するマイクロコンピュータにおいて、前記テスト信号発
生回路は、前記テストレベル検出信号、前記リセット信
号及び前記内部用リセット信号を入力しそれらの論理信
号によシテスト許可信号を出力するＲ−８フリツプフロ
ツプを有するテスト許可フラグ発生回路と、前記テスト
許可信号と前記テストレベル検出信号の論理積を出力す
るＡＮＤ回路とを有するテスト許可部を付加して構成さ
れている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のプロ、り図である。

マイコンのテスト信号発生回路は、第５図テストレベル
検出信号Ｓ６及びリセット信号ＳＲ１ｖ　８Ｒ２とを入
力しテスト信号Ｓアを出力するテスト許可部２をテスト
レベル検出回路３に付加して構成されている。

テスト許可部２は、テストレベル検出信号Ｓ６とリセッ
ト信号ＳＲ１＋　ＳＲ２に対応する三つの信号のＤＲ倍
信号入力するＨ、−８Ｆ／Ｈの出力するテスト認識信号
Ｓ４を発生するテスト許可フラグ発生回路４と、信号Ｓ
４とリセット信号ＳＢ二の論理積のテスト許可信号Ｓ８
を出力するＡＮＤ回路ＡＮＤ、と、テスト許可信号Ｓ８
とテストレベル検出信号Ｓ６との論理積のテスト信号Ｓ
７を出力する入ＮＤ回路ＡＮＤ、と金有している。

第２図〜第４図は、第１図の回路の動作を説明するため
のタイミングチャートである。

第２図はテストモード状態の動作を示す。

リセット信号ＳＲＩの発生時から第２のリセット信号Ｓ
ａｔ解除璽での期間’Ｉ’ｔｔ−’Ｉ’ｔｚマイコンは
、リセットモードＭＲであう、又ｓ”Ｉｇの期間は動作
モードＭＤである。

リセット信号８Ｒ１の解除から内部用のリセット信号Ｓ
Ｒ２解除までの期間Ｔ目では、入力端子ＴＩにはテスト
レベル７７以上の電圧が連続して印加されているため、
テストレベル検出信号８ｓＦｉ連続して発生している。

このため、テスト許可フラグ発生回路４は、リセット信
号ＳＲＩによりセットされたままの状態を保ち、第２の
リセット信号ＳＲ２が解除されていないので、テスト許
可信号Ｓ８は発生しない。

第２のリセット信号ＳＲ２の解除後の期間Ｔ１３にかい
ては、テスト許可フラグ発生回路４がセットされている
のでテスト許可信号Ｓｓが発生する。

従ってテストレベル検出信号Ｓ、及びテスト許可信号Ｓ
ｓは、共に発生しているのでＡＮＤ回路ＡＮＤ２はテス
ト信号８．を発生し、マイコンはテストモード状態とな
る。

次に第３図に通常論理動作状態の動作を示す。

期間Ｔ１４”Ｉ’ｌｌでは、入力端子Ｔｘには、ＧＮＤ
〜ＶＤＤレベルの範囲内の入力信号ＳＸの電圧が印加さ
れているので、テストレベル検出信号Ｓ６はアクティブ
とはならない。

この為テスト信号Ｓ７は発生せず、マイコンは通常動作
状態となる。

次に第４図は入力端子２にノイズが印加された場合の動
作を示す。

期間Ｔ１６において、入力端子Ｔ！にテストレベル７丁
以上のパルスノイズｖＰが印加されると、テストレベル
検出信号Ｓ６が発生する。

しかし、このリセット信号ＳＲＩの解除から内部用のリ
セット信号ＳＲ２の解除筐での期間’Ｉ’ｔｓに）いて
、テストレベル検出信号Ｓ６は連続して発生し続けるに
はいたらないので、テスト許可フラグ発生回路４はテス
トレベル検出信号Ｓ６が解除された時点でクリアされ、
期間’Ｉ’ｔｓに再度テストレベル検出信号Ｓ６が発生
してもテスト許可フラグ発生回路４のテスト認識信号Ｓ
４はクリアされたままの状態を保ち、内部用のリセット
信号８Ｒ１の解除後も、テスト許可信号Ｓ８はゝＯＮと
なる。

このため、期間Ｔ！６〜Ｔエフにテストレベル検出信号
Ｓ６が発生しても、テスト許可信号Ｓｓの出力は常に１
０＃であるため、テスト信号Ｓ７は発生しない。

このようにリセットモード中に一瞬でもＶＤＤ〜ＧＮＤ
レベルが入力端子Ｓｘに印加された場合、テスト許可信
号Ｓ８の出力はゝ０“となシ、たとえ、テストレベルｖ
Ｔを越えるような大きなパルスノイズが印加された場合
に）いても通常動作を保ち誤動作をしない。

なかテスト許可フラグ発生回路４の論理回路は例えば三
つの入力信号を反転し、０８回路をＡＮＤ回路に、ＮＡ
ＮＤ回路をＮＯＲ回路に変形しても良い。

〔発明の効果〕

以上説明したように本発明は、通常論理動作状態ではテ
スト兼用入力端子にテストレベル電圧以上のパルスノイ
ズが印加された場合でもテストモード状態に入らない。

このため、通常動作中、たとえ外来ノイズ等が印加され
ても、テストモードに引きこまれる誤動作を回避できる
という効果がある。

図〜第４図は第１のブロックの動作を説明するための各
部のタイピングチャート、第５図は従来のマイクロコン
ピュータの一例のプロ、り図、第６図、第７図は第５図
のプロ、りの動作を説明するための各部のタイミングチ
ャートである。

ｌ・・・・・・ウェイト回路、２・−・・・・テスト許
可部、３・・・・・・テストレベル検出回路、４−・・
・・・テスト許可フラグ発生回路ｓ　Ｓ５・・・・・・
通常入力信号、Ｓ、・・・・・・テストレベル検出信号
、Ｓ７・・・・・・テスト信号ｓＳｍ・・・・・・テス
ト許可信号、８工・・・・・・入力信号、５Ｒ２ＳＲＩ
・・−・・・リセット信号、ＳＲ□・・・・・・内部用
リセット信号、ＴＢ・・・・・・リセット端子、ＴＩ・
・・・・・入力端子。

Claims (1)

【特許請求の範囲】
1. リセット信号を入力して所定時間の幅を広げた内部用リ
   セット信号を出力するウェイト回路と、入力信号のうち
   通常の論理信号の電圧よりも高いテストレベルに対応し
   てテストレベル検出信号を出力してテストモードに設定
   するテストレベル検出回路を設けたテスト信号発生回路
   を有するマイクロコンピュータにおいて、前記テスト信
   号発生回路は、前記テストレベル検出信号、前記リセッ
   ト信号及び前記内部用リセット信号を入力しそれらの論
   理信号によりテスト許可信号を出力するＲ−Ｓフリップ
   フロップを有するテスト許可フラグ発生回路と、前記テ
   スト許可信号と前記テストレベル検出信号の論理積を出
   力するＡＮＤ回路とを有するテスト許可部を付加したこ
   とを特徴とするマイクロコンピュータ。