JPH03240230A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03240230A JPH03240230A JP3795990A JP3795990A JPH03240230A JP H03240230 A JPH03240230 A JP H03240230A JP 3795990 A JP3795990 A JP 3795990A JP 3795990 A JP3795990 A JP 3795990A JP H03240230 A JPH03240230 A JP H03240230A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- implantation
- time
- substrate
- oxygen ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
半導体装置の製造方法に関するものであり、更に詳しく
言えば、Ｓ Ｏ［（ｓｉｌｉｃｏｎ ｏｎ １ｎｓｕｌ
ａｔｏｒ）ウェハとして用いられるＳ Ｉ ＭＯＸ （
ｓｅｐａｒａｔｉｏｎｂｙ ｉｍｐｌａｎｔｅｄ ｏｘ
ｙｇｅｎ）ウェハの製造方法に関するものであり、 酸素イオンの全ドーズ量を少なくして結晶欠陥の発生を
低減化し、かつ所定の膜厚のＳｉＯ□層と該ＳｉＯ□層
上の薄いＳｉ層を得ることのできるＳＩＭ○Ｘの製造方
法の提供を目的とし、 Ｓｉ基板に第１の加速エネルギーの酸素イオンを注入し
た後、熱処理を施すことにより該Ｓｉ基板内に第１のＳ
ｉＯ□層を形成する工程と、前記Ｓｉ基板に前記第１の
加速エネルギーより低い第２の加速エネルギーの酸素イ
オンを注入した後、熱処理を施すことにより第１の５４
０２層の上に重ねてＳｉＯ２を威長さセて第２のＳｉＯ
□層を形成する工程とを有することを含み構成する。
言えば、Ｓ Ｏ［（ｓｉｌｉｃｏｎ ｏｎ １ｎｓｕｌ
ａｔｏｒ）ウェハとして用いられるＳ Ｉ ＭＯＸ （
ｓｅｐａｒａｔｉｏｎｂｙ ｉｍｐｌａｎｔｅｄ ｏｘ
ｙｇｅｎ）ウェハの製造方法に関するものであり、 酸素イオンの全ドーズ量を少なくして結晶欠陥の発生を
低減化し、かつ所定の膜厚のＳｉＯ□層と該ＳｉＯ□層
上の薄いＳｉ層を得ることのできるＳＩＭ○Ｘの製造方
法の提供を目的とし、 Ｓｉ基板に第１の加速エネルギーの酸素イオンを注入し
た後、熱処理を施すことにより該Ｓｉ基板内に第１のＳ
ｉＯ□層を形成する工程と、前記Ｓｉ基板に前記第１の
加速エネルギーより低い第２の加速エネルギーの酸素イ
オンを注入した後、熱処理を施すことにより第１の５４
０２層の上に重ねてＳｉＯ２を威長さセて第２のＳｉＯ
□層を形成する工程とを有することを含み構成する。
〔産業上の利用分野］
本発明は半導体装置の製造方法に関するものであり、更
に詳しく言えば、３ Ｑ ｌ （ｓＮｉｃｏｎ ｏｎ
１ｎｓｕｌａｔｏｒ） ウェハとし−ご用いられるＳＩ
ＭＯＸ（ｓｅｐａｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔ
ｅｄ ｏｘｙｇｅｎ）つ、１？、ハの製造方法に関する
ものである。
に詳しく言えば、３ Ｑ ｌ （ｓＮｉｃｏｎ ｏｎ
１ｎｓｕｌａｔｏｒ） ウェハとし−ご用いられるＳＩ
ＭＯＸ（ｓｅｐａｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔ
ｅｄ ｏｘｙｇｅｎ）つ、１？、ハの製造方法に関する
ものである。
薄いＳｉ層の上に形成される薄［９５０１素子は、比較
的厚いＳｉ５の上に形成される従来のＳｏｌ素子、ある
いはＳｉ基板に直接形成されるバルク素子に比べて優れ
た特性を有する。このため、安定した薄＋＋り３０１ウ
エハの製造方法の１！供が望まれている。
的厚いＳｉ５の上に形成される従来のＳｏｌ素子、ある
いはＳｉ基板に直接形成されるバルク素子に比べて優れ
た特性を有する。このため、安定した薄＋＋り３０１ウ
エハの製造方法の１！供が望まれている。
（従来の技術〕
１ｉ）１９３０１素子形成用のＳＩＭＯＸウェハの構造
上の条件としては、ＳｉＯア膜下のＳｉ基板と該Ｓｉｎ
。
上の条件としては、ＳｉＯア膜下のＳｉ基板と該Ｓｉｎ
。
層上のＳｉ層との絶縁性を良好にするのは、該ＳｉＪ層
の厚さは５０００Å程度を必要とし、かつＳｉ層の厚さ
は、８００Å程度に印えることが必要である。同時に、
素子特性の劣化を招かないように、５ｉＪｉの結晶性が
良好なものでなくてはならない。
の厚さは５０００Å程度を必要とし、かつＳｉ層の厚さ
は、８００Å程度に印えることが必要である。同時に、
素子特性の劣化を招かないように、５ｉＪｉの結晶性が
良好なものでなくてはならない。
当初のＳＩＭＯＸウェハの製造条件は、必要なＳｉ０２
層の膜ぼを得るため、酸素イオンのドーズ潰を十分に高
くして、Ｓｉ基板に注入するものであった。
層の膜ぼを得るため、酸素イオンのドーズ潰を十分に高
くして、Ｓｉ基板に注入するものであった。
しかし、この方法によれば必要な厚さのＳｉＯ□層はｊ
ｌられるが、酸、素イオンの打込みドーズ噛が多すぎて
、打込みの際に受けたＳ ｉ 基１反のダメージが４分
に回復せず、ＳｉＪ層上の５ｉｌｌに形成される素子特
性が劣化するという問題がある。
ｌられるが、酸、素イオンの打込みドーズ噛が多すぎて
、打込みの際に受けたＳ ｉ 基１反のダメージが４分
に回復せず、ＳｉＪ層上の５ｉｌｌに形成される素子特
性が劣化するという問題がある。
そこで、これを改良するための製造方法が提案されてい
る。
る。
第２図は、この点を改良した従来例に係るＳ［ＭＯＸウ
ェハの製造方法の説明図である。
ェハの製造方法の説明図である。
この製造方法においては、同図（ａ）に示すように、ま
ずＳｉ基Ｉ反１にＩ ＦＬＯ〜２００ｋｅＶの加速エネ
ルギー、７Ｘ１０１／ｃ−のドーズ量で酸素イオン（Ｉ
ｈＯｏ ３！Ｑ２°）を注入する。このとき、不図示の
ヒーターによりＳｉ基板ｌの背面を５００〜６００ ’
Ｃで加熱する。酸素イオン打込み時のＳｉ結晶のダメー
ジを緩和するためである。
ずＳｉ基Ｉ反１にＩ ＦＬＯ〜２００ｋｅＶの加速エネ
ルギー、７Ｘ１０１／ｃ−のドーズ量で酸素イオン（Ｉ
ｈＯｏ ３！Ｑ２°）を注入する。このとき、不図示の
ヒーターによりＳｉ基板ｌの背面を５００〜６００ ’
Ｃで加熱する。酸素イオン打込み時のＳｉ結晶のダメー
ジを緩和するためである。
これにより、Ｓｉ基板１内に酸素イオン２が形成され、
同図（ａ）の右に示すような酸素４２分布が得られる。
同図（ａ）の右に示すような酸素４２分布が得られる。
次に、Ａｒ雰囲気中で、１３２０’Ｃ，６時間のアニー
ル処理を行う、これにより、同図（ｂ）に示すような５
ｉＯｘｉ３とともに、該５ｉｏｔ層３の上に打込みダメ
ージが回復した５ｉｌｉ４が得られる。
ル処理を行う、これにより、同図（ｂ）に示すような５
ｉＯｘｉ３とともに、該５ｉｏｔ層３の上に打込みダメ
ージが回復した５ｉｌｉ４が得られる。
次いで、同図（ｃ）に示すように、５ｔｉｎｔの背面を
５００〜６００″Ｃで加熱しながら、再び、１５０〜２
００ｋｅすの加速エネルギー７Ｘ１０”／ｃｄのドーズ
量で酸素イオンを注入する。
５００〜６００″Ｃで加熱しながら、再び、１５０〜２
００ｋｅすの加速エネルギー７Ｘ１０”／ｃｄのドーズ
量で酸素イオンを注入する。
次に、Ａｒ雰囲気中で、１３２０°Ｃ，６時間のアニー
ル処理を行うと、同図（ｄ）に示すようなＳｉＯ２層６
とともに、該５ｉｏｘ層６の上に打込みダメージが回復
した５ｉＦＪ７が得られる。このとき、酸素イオン濃度
はドーズ量が２回分積算されて増加しているので、その
分、厚いＳｉ０１層６が得られる。
ル処理を行うと、同図（ｄ）に示すようなＳｉＯ２層６
とともに、該５ｉｏｘ層６の上に打込みダメージが回復
した５ｉＦＪ７が得られる。このとき、酸素イオン濃度
はドーズ量が２回分積算されて増加しているので、その
分、厚いＳｉ０１層６が得られる。
このように、３〜４回、同様な工程を繰り返すことによ
り、所定の厚い膜厚の５ｉＯｔＮと薄いＳ１層が得られ
る。
り、所定の厚い膜厚の５ｉＯｔＮと薄いＳ１層が得られ
る。
〔発明が解決しようとする課題］
しかし、第２図に示す従来例の方法によれば、酸素イオ
ン注入の１回当たりのドーズ量を減らしてＳｉｉｌ反の
ダメージをある程度少なくすることはできるが、総ドー
装置が多いため、ダメージが残ってＳｉ層７に結晶欠陥
が発生し易いという問題がある。
ン注入の１回当たりのドーズ量を減らしてＳｉｉｌ反の
ダメージをある程度少なくすることはできるが、総ドー
装置が多いため、ダメージが残ってＳｉ層７に結晶欠陥
が発生し易いという問題がある。
本発明はかかる従来の問題点に鑑みて創作されたもので
あり、酸素イオンのドーズ量を少なくして結晶欠陥の発
生を抑え、かつ所定の膜厚のＳｉ０２層とｉｌ Ｓ ｉ
Ｏ雪層上の薄いＳｉ層を得ることのできるＳＩＭＯＸ
の製造方法の提供を目的とする。
あり、酸素イオンのドーズ量を少なくして結晶欠陥の発
生を抑え、かつ所定の膜厚のＳｉ０２層とｉｌ Ｓ ｉ
Ｏ雪層上の薄いＳｉ層を得ることのできるＳＩＭＯＸ
の製造方法の提供を目的とする。
上記の、目的を連成するために、第１の発明のＳＩＭＯ
Ｘの製造方法は、Ｓｉ３板に第１の加速エネルギーの酸
素イオンを注入した後、熱処理を施すことにより該Ｓｉ
基板内に第１のＳｉ０２層を形成する工程と、前記Ｓｉ
基板に前記第１の加速エネルギーより低い第２の加速エ
ネルギーの酸素イオンを注大した後、熱処理を施すこと
により第１の５ｉｏｚｌｉの上に重ねてＳｉｎｇを成長
させて第２のＳｉＯ□層を形成する工程とを有すること
を特徴とし、また、第２の発明のＳＩＭＯＸの製造方法
は、第１の発明において、第１のカロ速エネルギーの酸
素イオンのドーズ量より、第２の加速エネルギーの酸素
イオンのドーズ量を少なくすることを特徴とする。
Ｘの製造方法は、Ｓｉ３板に第１の加速エネルギーの酸
素イオンを注入した後、熱処理を施すことにより該Ｓｉ
基板内に第１のＳｉ０２層を形成する工程と、前記Ｓｉ
基板に前記第１の加速エネルギーより低い第２の加速エ
ネルギーの酸素イオンを注大した後、熱処理を施すこと
により第１の５ｉｏｚｌｉの上に重ねてＳｉｎｇを成長
させて第２のＳｉＯ□層を形成する工程とを有すること
を特徴とし、また、第２の発明のＳＩＭＯＸの製造方法
は、第１の発明において、第１のカロ速エネルギーの酸
素イオンのドーズ量より、第２の加速エネルギーの酸素
イオンのドーズ量を少なくすることを特徴とする。
（作用〕
第１の発明によれば、第１回目の酸素イオン注入の加速
エネルギーを比較的強くして、Ｓｉｎｇ層を深い所に形
成する。次に第２回目の酸素イオン注入の加速エネルギ
ーを第１回目よりも少し弱めにする。これにより、Ｓｉ
Ｏ□は最初に形成された５ｉ（ｈ層の上に積み重なった
状態で形成される。
エネルギーを比較的強くして、Ｓｉｎｇ層を深い所に形
成する。次に第２回目の酸素イオン注入の加速エネルギ
ーを第１回目よりも少し弱めにする。これにより、Ｓｉ
Ｏ□は最初に形成された５ｉ（ｈ層の上に積み重なった
状態で形成される。
このように、第１回目よりは第２回目、第２回目よりは
第３回目と、順次、加速エネルギーを弱くしていくこと
により、表面方向にＳｉ０１層を効率良く積み上げて厚
くすることができ、その分、該Ｓｉ層の膜厚を薄くする
ことができる。
第３回目と、順次、加速エネルギーを弱くしていくこと
により、表面方向にＳｉ０１層を効率良く積み上げて厚
くすることができ、その分、該Ｓｉ層の膜厚を薄くする
ことができる。
また、加速エネルギーを徐々に少なくしているので、Ｓ
ｉ基板に対する打込みダメージを従来に比べて少なくす
ることができ、結晶欠陥の少ないＳｉ層を形成すること
ができる。
ｉ基板に対する打込みダメージを従来に比べて少なくす
ることができ、結晶欠陥の少ないＳｉ層を形成すること
ができる。
第２の発明によれば、加速エネルギーの低下とともに、
ドーズ量も同時に減少させているので、Ｓｉ基板に対す
る打込みダメージもより少なくできる。また、ドーズ量
の減少に伴い、酸素イオン濃度分布の急峻さを増すこと
ができる（酸素イオンの深さ方向の分布幅を狭くするこ
とができる）ので、ＳｉＯ□層の膜厚制御の精度が増し
、従って所定の膜厚の薄いＳｉ層を精度良く得ることが
できる。
ドーズ量も同時に減少させているので、Ｓｉ基板に対す
る打込みダメージもより少なくできる。また、ドーズ量
の減少に伴い、酸素イオン濃度分布の急峻さを増すこと
ができる（酸素イオンの深さ方向の分布幅を狭くするこ
とができる）ので、ＳｉＯ□層の膜厚制御の精度が増し
、従って所定の膜厚の薄いＳｉ層を精度良く得ることが
できる。
次に図を参照しながら本発明の実施例について説明をす
る。
る。
第１図は、本発明の実施例に係るＳＩＭＯＸウェハの製
造方法の説明図であり、表１はそのときの酸素イオン注
入条件を示す表である。
造方法の説明図であり、表１はそのときの酸素イオン注
入条件を示す表である。
表１ 酸素イオン注入条件
まず、同図（ａ）に示すように、第１回目の酸素イオン
打込み条件を、加速エネルギー２００ｋｅν、ドーズ量
８ Ｘ Ｌ Ｏ”／ｃｄに設定して、酸素イオン（Ｏ゛
）をｓｔｌ板８に注入する。このとき、酸素イオン打込
みによるＳｉ結晶のダメージの緩和のため、Ｓｉ基板８
の背面を、不図示のヒーターにより５００〜６００ ”
Ｃで加熱する。
打込み条件を、加速エネルギー２００ｋｅν、ドーズ量
８ Ｘ Ｌ Ｏ”／ｃｄに設定して、酸素イオン（Ｏ゛
）をｓｔｌ板８に注入する。このとき、酸素イオン打込
みによるＳｉ結晶のダメージの緩和のため、Ｓｉ基板８
の背面を、不図示のヒーターにより５００〜６００ ”
Ｃで加熱する。
これにより、Ｓｉ基板８内に酸素イオン９が注入され、
同図（ａ）の右に示すような酸素濃度分布が得られる。
同図（ａ）の右に示すような酸素濃度分布が得られる。
次に、Ａｒ雰囲気中で、１３００°Ｃ，６時間のアニー
ル処理を行うと、酸素イオンとＳｉの酸化により同図（
ｂ）に示すようなＳｉＯ□層１０とともに該Ｓｉｎｇ層
１０の上に打込みダメージが回復したＳｉ層１１が得ら
れる。
ル処理を行うと、酸素イオンとＳｉの酸化により同図（
ｂ）に示すようなＳｉＯ□層１０とともに該Ｓｉｎｇ層
１０の上に打込みダメージが回復したＳｉ層１１が得ら
れる。
次いで、第２回目の酸素イオン注入条件を、加速エネル
ギー１５０ｋｅＶ、 ドーズ量７Ｘ１０”／ｄに設定
し、同図（ｃ）に示すように、Ｓｉ基板８の背面を５０
０〜６００℃で加熱しながら、酸素イオン（Ｏ゛）を注
入する。この場合には、第１回目の注入条件より注入エ
ネルギーを低くしているので、注入酸素イオンの深さは
少し浅く、分布のピーク値は、ＳｉＯ□膜１０の少し上
方に位置している。またドーズ量も少ないので、酸素イ
オン分布も急峻となっている。
ギー１５０ｋｅＶ、 ドーズ量７Ｘ１０”／ｄに設定
し、同図（ｃ）に示すように、Ｓｉ基板８の背面を５０
０〜６００℃で加熱しながら、酸素イオン（Ｏ゛）を注
入する。この場合には、第１回目の注入条件より注入エ
ネルギーを低くしているので、注入酸素イオンの深さは
少し浅く、分布のピーク値は、ＳｉＯ□膜１０の少し上
方に位置している。またドーズ量も少ないので、酸素イ
オン分布も急峻となっている。
次に、Ａｒ雰囲気中で、１３２０°Ｃ，６時間のアニー
ル処理を行うと、同図（ｄ）に示すような５ｉ０２層Ｉ
Ｏの上に新しいＳｉＯ２が成長して、より膜厚の厚いＳ
ｉＯ□層１３層形３され、これとともに薄い膜厚のＳｉ
層１４が得られる。
ル処理を行うと、同図（ｄ）に示すような５ｉ０２層Ｉ
Ｏの上に新しいＳｉＯ２が成長して、より膜厚の厚いＳ
ｉＯ□層１３層形３され、これとともに薄い膜厚のＳｉ
層１４が得られる。
図示はしていないが、第３回目の酸素イオン打込みでは
、加速エネルギー１００ｋｅν、ドーズ量５ｘｌＯ”／
ｉに設定して酸素イオンを注入した後、第１回目と同一
条件のアニール処理を行って５ｉ０２を５ｉ０２層１３
の上に積み重ねて成長させ、第４回目の酸素イオン打込
みでは、加速エネルギー６０ｋｅＶ、 ドーズ量４
Ｘ １０ ”／ｃｆｆｌに設定して酸素イオンを注入し
た後、第１回目と同一条件のアニール処理を行って酸化
し、更にＳ ｉ、 Ｏ□層を積み重ねて厚くしている。
、加速エネルギー１００ｋｅν、ドーズ量５ｘｌＯ”／
ｉに設定して酸素イオンを注入した後、第１回目と同一
条件のアニール処理を行って５ｉ０２を５ｉ０２層１３
の上に積み重ねて成長させ、第４回目の酸素イオン打込
みでは、加速エネルギー６０ｋｅＶ、 ドーズ量４
Ｘ １０ ”／ｃｆｆｌに設定して酸素イオンを注入し
た後、第１回目と同一条件のアニール処理を行って酸化
し、更にＳ ｉ、 Ｏ□層を積み重ねて厚くしている。
この結果、膜厚５０００人の淳いＳｉＯ□層と、打込み
ダメージの少ない８００スの薄いＳ１層とを精度良く形
成することができた。
ダメージの少ない８００スの薄いＳ１層とを精度良く形
成することができた。
以上、説明したように、本発明の実施例によれば、第１
回目よりも第２回目、第２回目よりも第３回目というよ
うに、打込み回数毎に、順次、打込みエネルギーを弱く
していくことにより、表面方向にＳｉＯ２層を積み上げ
て効率良く厚くすることができ、その分、該Ｓｉ層の膜
厚を薄くすることができる。また、打込みエネルギーを
徐々に少なくしているので、Ｓｉ基板に対する打込みダ
メージを従来に比べて少なくすることができ、結晶欠陥
の少ないＳｉ層を形成することができる。
回目よりも第２回目、第２回目よりも第３回目というよ
うに、打込み回数毎に、順次、打込みエネルギーを弱く
していくことにより、表面方向にＳｉＯ２層を積み上げ
て効率良く厚くすることができ、その分、該Ｓｉ層の膜
厚を薄くすることができる。また、打込みエネルギーを
徐々に少なくしているので、Ｓｉ基板に対する打込みダ
メージを従来に比べて少なくすることができ、結晶欠陥
の少ないＳｉ層を形成することができる。
更に、ドーズ量の減少によって、Ｓｉ基板に対する打込
みダメージもより少なくできる。また、ドーズ量の減少
によって酸素イオン１度分布の急峻さを増すことができ
るので、ＳｉＯ□層の膜厚制御の精度が増し、従って所
定のｌｌ！厚の薄膜ＳＯＴウェハを精度良く得ることが
できる。
みダメージもより少なくできる。また、ドーズ量の減少
によって酸素イオン１度分布の急峻さを増すことができ
るので、ＳｉＯ□層の膜厚制御の精度が増し、従って所
定のｌｌ！厚の薄膜ＳＯＴウェハを精度良く得ることが
できる。
〔発明の効果］
以上説明したように、第１の発明によれば、第１回目よ
りも第２回目、第２回目よりも第３回目というように、
打込み回数毎に、順次、加速エネルギーを弱くしていく
ことにより、表面方向にＳｉＯ□層を効率良く積み上げ
て厚くすることができ、その分、該Ｓｉ層の膜厚を薄く
することができる。
りも第２回目、第２回目よりも第３回目というように、
打込み回数毎に、順次、加速エネルギーを弱くしていく
ことにより、表面方向にＳｉＯ□層を効率良く積み上げ
て厚くすることができ、その分、該Ｓｉ層の膜厚を薄く
することができる。
また、加速エネルギーを徐々に少なくしているので、Ｓ
ｉ基板に対する打込みダメージを従来に比べて少なくす
ることができ、結晶欠陥の少ない薄Ｗｌ／！ＳＯＩウェ
ハを作成することが可能となる。
ｉ基板に対する打込みダメージを従来に比べて少なくす
ることができ、結晶欠陥の少ない薄Ｗｌ／！ＳＯＩウェ
ハを作成することが可能となる。
第２の発明によれば、加速エネルギーの低下とともに、
ドーズ量も同時に減少させているので、Ｓｉ基板に対す
る打込みダメージをより少なくできる。また、ドーズ量
の減少に伴い、酸素イオン濃度分布の急峻さを増すこと
ができる（酸素イオンの分布幅を狭くすることができる
）ので、５４０ｇ層の膜厚制御の精度が増し、従って所
定の膜厚の薄［ＳＯｉウェハを鯖度良く得ることができ
る。
ドーズ量も同時に減少させているので、Ｓｉ基板に対す
る打込みダメージをより少なくできる。また、ドーズ量
の減少に伴い、酸素イオン濃度分布の急峻さを増すこと
ができる（酸素イオンの分布幅を狭くすることができる
）ので、５４０ｇ層の膜厚制御の精度が増し、従って所
定の膜厚の薄［ＳＯｉウェハを鯖度良く得ることができ
る。
第１図は、本発明の実施例に係る半導体装置の製造方法
の説明図、 第２図は、従来例の半導体装置の製造方法の説明図であ
る。 （符号の説明） １．８・・・Ｓｉ基板、 ２５．９．１２・・・酸素イオン、 ３ ６ １０ １３・・・ＳｉＯ２層、４ ７
．１１．１４・・・Ｓ ｉ ＠ 。
の説明図、 第２図は、従来例の半導体装置の製造方法の説明図であ
る。 （符号の説明） １．８・・・Ｓｉ基板、 ２５．９．１２・・・酸素イオン、 ３ ６ １０ １３・・・ＳｉＯ２層、４ ７
．１１．１４・・・Ｓ ｉ ＠ 。
Claims (2)
- （１）Ｓｉ基板に第１の加速エネルギーの酸素イオンを
注入した後、熱処理を施すことにより該Ｓｉ基板内に第
１のＳｉＯ＿２層を形成する工程と、前記Ｓｉ基板に前
記第１の加速エネルギーより低い第２の加速エネルギー
の酸素イオンを注入した後、熱処理を施すことにより第
１のＳｉＯ＿２層の上に重ねてＳｉＯ＿２を成長させて
第２のＳｉＯ＿２層を形成する工程とを有することを特
徴とする半導体装置の製造装置。 - （２）請求項１において、第２の加速エネルギーの酸素
イオンのドーズ量は、第１の加速エネルギーの酸素イオ
ンのドーズ量よりも少なくすることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3795990A JPH03240230A (ja) | 1990-02-19 | 1990-02-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3795990A JPH03240230A (ja) | 1990-02-19 | 1990-02-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03240230A true JPH03240230A (ja) | 1991-10-25 |
Family
ID=12512098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3795990A Pending JPH03240230A (ja) | 1990-02-19 | 1990-02-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03240230A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04249323A (ja) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | シリコン基板中に埋込絶縁膜を形成する方法 |
| JPH05286799A (ja) * | 1992-04-10 | 1993-11-02 | Nippon Steel Corp | 半導体基板の製造法 |
| US5658809A (en) * | 1994-03-23 | 1997-08-19 | Komatsu Electronic Metals Co., Ltd. | SOI substrate and method of producing the same |
| US5918151A (en) * | 1993-12-28 | 1999-06-29 | Nippon Steel Corporation | Method of manufacturing a semiconductor substrate and an apparatus for manufacturing the same |
| US6043166A (en) * | 1996-12-03 | 2000-03-28 | International Business Machines Corporation | Silicon-on-insulator substrates using low dose implantation |
| WO2001099179A1 (fr) * | 2000-06-23 | 2001-12-27 | Stmicroelectronics Sa | Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant à couche active semi-conductrice mince |
| JP2007507898A (ja) * | 2003-09-30 | 2007-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 |
| JP2010062503A (ja) * | 2008-09-08 | 2010-03-18 | Sumco Corp | Ｓｉｍｏｘウェーハの結晶欠陥の低減方法及びｓｉｍｏｘウェーハ |
-
1990
- 1990-02-19 JP JP3795990A patent/JPH03240230A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04249323A (ja) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | シリコン基板中に埋込絶縁膜を形成する方法 |
| JPH05286799A (ja) * | 1992-04-10 | 1993-11-02 | Nippon Steel Corp | 半導体基板の製造法 |
| US5918151A (en) * | 1993-12-28 | 1999-06-29 | Nippon Steel Corporation | Method of manufacturing a semiconductor substrate and an apparatus for manufacturing the same |
| US5658809A (en) * | 1994-03-23 | 1997-08-19 | Komatsu Electronic Metals Co., Ltd. | SOI substrate and method of producing the same |
| US6043166A (en) * | 1996-12-03 | 2000-03-28 | International Business Machines Corporation | Silicon-on-insulator substrates using low dose implantation |
| WO2001099179A1 (fr) * | 2000-06-23 | 2001-12-27 | Stmicroelectronics Sa | Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant à couche active semi-conductrice mince |
| FR2810793A1 (fr) * | 2000-06-23 | 2001-12-28 | St Microelectronics Sa | Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince |
| JP2007507898A (ja) * | 2003-09-30 | 2007-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 |
| JP4931212B2 (ja) * | 2003-09-30 | 2012-05-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 |
| JP2010062503A (ja) * | 2008-09-08 | 2010-03-18 | Sumco Corp | Ｓｉｍｏｘウェーハの結晶欠陥の低減方法及びｓｉｍｏｘウェーハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759228B2 (en) | Semiconductor device and method of manufacturing the same | |
| EP0281276B1 (en) | Fabrication of polycrystalline silicon resistors | |
| JP2003524876A (ja) | 所望の基板への単結晶材料からなる薄層の移動方法 | |
| WO2002045132A9 (en) | Low defect density, thin-layer, soi substrates | |
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| US6784072B2 (en) | Control of buried oxide in SIMOX | |
| US20070238312A1 (en) | Method of producing SIMOX wafer | |
| JP5061489B2 (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
| US7358147B2 (en) | Process for producing SOI wafer | |
| JP2007005563A (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| US5240511A (en) | Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient | |
| JPS6142855B2 (ja) | ||
| JPH05291543A (ja) | 半導体装置の製造方法 | |
| JPH05259418A (ja) | 半導体基板とその製造方法 | |
| JP3452122B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3995286B2 (ja) | Ｓｉｍｏｘ基板の製造方法 | |
| KR20050013398A (ko) | 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| JPH04249323A (ja) | シリコン基板中に埋込絶縁膜を形成する方法 | |
| JPS63202033A (ja) | 誘電体分離基板の製造方法 | |
| JP3899896B2 (ja) | 半導体装置の製造方法 | |
| JP3141378B2 (ja) | 半導体基板の製造方法 | |
| JPH1079355A (ja) | Ｓｏｉ基板の製造方法 |