JPH03241802A - チップ型電子部品 - Google Patents
チップ型電子部品Info
- Publication number
- JPH03241802A JPH03241802A JP2038674A JP3867490A JPH03241802A JP H03241802 A JPH03241802 A JP H03241802A JP 2038674 A JP2038674 A JP 2038674A JP 3867490 A JP3867490 A JP 3867490A JP H03241802 A JPH03241802 A JP H03241802A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- cutting
- electrode
- type electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、積層型フィルムコンデンサ等のチップ型電子
部品に関する。
部品に関する。
従来の技術
チップ型電子部品は、プリント基板に直接端子を半田付
けされ、かつ非常に小型であるために電子回路の高集積
化設計に適している。チップ型電子部品の外装としては
樹脂モールド型のタイプ、樹脂塗膜で被覆したタイプ、
釦よび無外装タイプ等がある。
けされ、かつ非常に小型であるために電子回路の高集積
化設計に適している。チップ型電子部品の外装としては
樹脂モールド型のタイプ、樹脂塗膜で被覆したタイプ、
釦よび無外装タイプ等がある。
また、電極の形状については、第７図に示すような、例
えばチップ型積層セラミ、クコンデンサやチップ型抵抗
器釦よび積層フィルムコンデンサでは、素子１１の両端
の電極２が素子端面だけではなく、素子端面近傍の上下
面及び左右面（側面）にも形成されている。樹脂モール
ド型のタイプは、電極がリードフレームによυ形成され
ているので、素子１３０両端の電極２は素子端面と素子
端面近傍の下面にのみ形成されている。この状態をタン
タル電解コンデンサを例にとって第８図に示す。
えばチップ型積層セラミ、クコンデンサやチップ型抵抗
器釦よび積層フィルムコンデンサでは、素子１１の両端
の電極２が素子端面だけではなく、素子端面近傍の上下
面及び左右面（側面）にも形成されている。樹脂モール
ド型のタイプは、電極がリードフレームによυ形成され
ているので、素子１３０両端の電極２は素子端面と素子
端面近傍の下面にのみ形成されている。この状態をタン
タル電解コンデンサを例にとって第８図に示す。
発明が解決しようとする課題
チップ型電子部品はフロー法、リフロー法等により半田
付け（表面実装）されているが、近年、高集積化される
につれて半田付けが難しくなってきている。すなわち、
回路パターンが微細になってきているために、半田付け
する際に余分な半田が不必要な部分に付着して、短絡不
良が発生しやすいという課題がある。
付け（表面実装）されているが、近年、高集積化される
につれて半田付けが難しくなってきている。すなわち、
回路パターンが微細になってきているために、半田付け
する際に余分な半田が不必要な部分に付着して、短絡不
良が発生しやすいという課題がある。
この課題は、チップ型積層セラミ、クコンデンサやチッ
プ型抵抗器釦よびチップ型積層フィルムコンデンサのよ
うに電極が素子端面だけではなく、素子端面近傍の上下
面及び左右面（側面）にも形成されているタイプの電子
部品では、特に発生しやすい、、 この課題について’＄”ｌ ：涌を用いて説明する。第
９図ａ、ｂにふ・いで、１１は従来の積層セラミ、クコ
ンデンサ、１２は基板上に形成されているランド（銅箔
製）である。説明のためランドの幅を素子幅と同じとす
る。第ｇ Ｌｊ！ ａのように高密度でない場合は、余
分な半田が残ったとしても素子間の間隔が広いので短絡
しないが、第９図すのように高密度の場合は、余分の半
田が素子側面の電極の半田濡れ性によってつながって短
絡しやすい。
プ型抵抗器釦よびチップ型積層フィルムコンデンサのよ
うに電極が素子端面だけではなく、素子端面近傍の上下
面及び左右面（側面）にも形成されているタイプの電子
部品では、特に発生しやすい、、 この課題について’＄”ｌ ：涌を用いて説明する。第
９図ａ、ｂにふ・いで、１１は従来の積層セラミ、クコ
ンデンサ、１２は基板上に形成されているランド（銅箔
製）である。説明のためランドの幅を素子幅と同じとす
る。第ｇ Ｌｊ！ ａのように高密度でない場合は、余
分な半田が残ったとしても素子間の間隔が広いので短絡
しないが、第９図すのように高密度の場合は、余分の半
田が素子側面の電極の半田濡れ性によってつながって短
絡しやすい。
本発明の目的は、高密度に表面実装した場合でも、半田
による短絡のないチップ型電子部品を提供することにあ
る。
による短絡のないチップ型電子部品を提供することにあ
る。
課題を解決するための手段
上記課題を解決するために本発明のチップ型電子部品は
、電極を形成した母素子を切断して個別の素子とされる
チップ型電子部品本体の、前記切断により形成された両
切断面釦よび両切断面以外の切断面近傍を樹脂によう被
覆したことを特徴とするものである。
、電極を形成した母素子を切断して個別の素子とされる
チップ型電子部品本体の、前記切断により形成された両
切断面釦よび両切断面以外の切断面近傍を樹脂によう被
覆したことを特徴とするものである。
作用
本発明のチップ型電子部品は、電極の素子側面部ふ・よ
び電極端面の一部が樹脂により被覆されているので、半
田付は時に電極の素子側面部に半田が付着したり、素子
側面部に半田を呼び込むことがなく、短絡不良となるこ
とを防止することができる。したがっで、高密度の表面
実装に対応するチップ型電子部品を実現することができ
る。
び電極端面の一部が樹脂により被覆されているので、半
田付は時に電極の素子側面部に半田が付着したり、素子
側面部に半田を呼び込むことがなく、短絡不良となるこ
とを防止することができる。したがっで、高密度の表面
実装に対応するチップ型電子部品を実現することができ
る。
実施例
以下、本発明の実施例について図面を参照しながら説明
する。
する。
（実施例１）
本発明の一例と＋＝、て、チップ型積層フィルムコンデ
ンサについて説明する。
ンサについて説明する。
積層フィレムコンデンサはその製造工程に釦いて第２図
に示すように、母素子１４を切断刃１６により切断して
個別のコンデンサ素子１を形成する。切断によや形成さ
れた切断面４は、電極端面が露出し、ているので、コン
デンサ特性を劣下させないように樹脂等で外装される。
に示すように、母素子１４を切断刃１６により切断して
個別のコンデンサ素子１を形成する。切断によや形成さ
れた切断面４は、電極端面が露出し、ているので、コン
デンサ特性を劣下させないように樹脂等で外装される。
第３図は、チ。
プ型積層フィルムコンデンサの切断面に紫外線硬化樹脂
を用いて外装する工程の一例を示す斜視図である。第３
図にかいて、１は積層フィルムコンデンサ素子、２はコ
ンデンサの電極引き出し端面に、金属溶射法により形成
された後、半田めっきを施してなる電極である。積層フ
ィルムコンデンサ素子１の切断面４の上に、金属ローラ
８を用いて紫外線硬化樹脂９Ｃを所定の厚さに塗布する
。
を用いて外装する工程の一例を示す斜視図である。第３
図にかいて、１は積層フィルムコンデンサ素子、２はコ
ンデンサの電極引き出し端面に、金属溶射法により形成
された後、半田めっきを施してなる電極である。積層フ
ィルムコンデンサ素子１の切断面４の上に、金属ローラ
８を用いて紫外線硬化樹脂９Ｃを所定の厚さに塗布する
。
ここで、紫外線硬化樹脂９ａはかき上げローラ７と中間
転写ローラ６によって金属ローラ８上に運ばれ、塗布膜
厚及び塗布領域を制御するために余分な樹脂９ｂはドク
ターブレード６によってかき落とされる。金属ローラ８
の表面には膜厚を制御された樹脂層９Ｃが形成される。
転写ローラ６によって金属ローラ８上に運ばれ、塗布膜
厚及び塗布領域を制御するために余分な樹脂９ｂはドク
ターブレード６によってかき落とされる。金属ローラ８
の表面には膜厚を制御された樹脂層９Ｃが形成される。
第４図に示すように前記樹脂層９Ｃに、コンデンサ素子
１の切断面４が接触することにより、切断面４の全体、
釦よび電極端面と電極上下面の切断面近傍部分に均一に
塗布される。樹脂の塗布膜厚及び塗布領域は、ドクター
ブレード６により制御された樹脂層９Ｃの厚さ、樹脂粘
度、樹脂温度、塗布速度等種々の条件により制御するこ
とが可能である。本実施例では塗布領域（片側）は切断
輻に対して１０肇、塗布膜厚ば０．０５ｍｍとした。塗
布された紫外線硬化樹脂９Ｃは、紫外線ランプ１ｏによ
って紫外線を照射して硬化し、必敬に応じて恒温槽など
で熱硬化する。
１の切断面４が接触することにより、切断面４の全体、
釦よび電極端面と電極上下面の切断面近傍部分に均一に
塗布される。樹脂の塗布膜厚及び塗布領域は、ドクター
ブレード６により制御された樹脂層９Ｃの厚さ、樹脂粘
度、樹脂温度、塗布速度等種々の条件により制御するこ
とが可能である。本実施例では塗布領域（片側）は切断
輻に対して１０肇、塗布膜厚ば０．０５ｍｍとした。塗
布された紫外線硬化樹脂９Ｃは、紫外線ランプ１ｏによ
って紫外線を照射して硬化し、必敬に応じて恒温槽など
で熱硬化する。
こつようにして得られた本発明のチップ型積層フィルム
コンデンサは、第１図に示すように切断面が樹脂９によ
り外装されてあ・す、かつ切断面と同一面内にある電極
の側面（第１（Ｂ３ Ｂ 、 Ｂ’で示す）も外装され
、を極端面（第６図ム、Ａ′で示す）の切断面近傍にも
樹脂１６ａ 、１５ｂが塗布さｔ′してお・す、切断面
近傍ｔ、） １１１：面にも樹脂１７ａｇ１７ｂが改布
されている１、 本発明のチ、２プ型ｆｌフィルムフンデンサ１００個を
、側面の間隔が０ 、５ ｒｒｒｍ ：’こなるように
１列に１０個ずつ、１０列に基板に並べて、フロー法に
より半田付けした。なふ・、ランドの幅は素子の幅とＩ
Ｍ−にした。比較例として前記樹脂外装を施していない
チップ型積層フィルムコンデンサを同時に半田付けした
。、半田付は後の状態を観察すると、比較例では、短絡
が７箇所見られたが、本発明のコンデンサ素子では短絡
箇所が１つも発生していなかった。
コンデンサは、第１図に示すように切断面が樹脂９によ
り外装されてあ・す、かつ切断面と同一面内にある電極
の側面（第１（Ｂ３ Ｂ 、 Ｂ’で示す）も外装され
、を極端面（第６図ム、Ａ′で示す）の切断面近傍にも
樹脂１６ａ 、１５ｂが塗布さｔ′してお・す、切断面
近傍ｔ、） １１１：面にも樹脂１７ａｇ１７ｂが改布
されている１、 本発明のチ、２プ型ｆｌフィルムフンデンサ１００個を
、側面の間隔が０ 、５ ｒｒｒｍ ：’こなるように
１列に１０個ずつ、１０列に基板に並べて、フロー法に
より半田付けした。なふ・、ランドの幅は素子の幅とＩ
Ｍ−にした。比較例として前記樹脂外装を施していない
チップ型積層フィルムコンデンサを同時に半田付けした
。、半田付は後の状態を観察すると、比較例では、短絡
が７箇所見られたが、本発明のコンデンサ素子では短絡
箇所が１つも発生していなかった。
さらに本発明のコンデンサ素子の間隔金０咽（密着状態
）に、かつ、ランドの幅を素子の切断幅より小さく、素
子−を１列に１０個ずつ、１０列に基板に並べて、前記
試験と同様にフロー法により半田付けした。半田付は後
の状態を観察すると、短絡の発生は皆無であった。比較
例とし２て前記の試験と同様に樹脂外装を施していない
チップ型積ＦｆＪフィルムコンデンサを同時に半田付け
した。比較例ではすべての素子が第５図に示すような短
絡状態となったが、本発明品では第６図に示すように短
絡状態は全くなかった。
）に、かつ、ランドの幅を素子の切断幅より小さく、素
子−を１列に１０個ずつ、１０列に基板に並べて、前記
試験と同様にフロー法により半田付けした。半田付は後
の状態を観察すると、短絡の発生は皆無であった。比較
例とし２て前記の試験と同様に樹脂外装を施していない
チップ型積ＦｆＪフィルムコンデンサを同時に半田付け
した。比較例ではすべての素子が第５図に示すような短
絡状態となったが、本発明品では第６図に示すように短
絡状態は全くなかった。
以上のように本発明のフィルムコンデンサは、隣接する
素子の電極間で半田による短絡が生じにくいので、コン
デンサ素子の側面の間隔をつめて高密度の表面実装をす
ることができる。
素子の電極間で半田による短絡が生じにくいので、コン
デンサ素子の側面の間隔をつめて高密度の表面実装をす
ることができる。
（実施例２）
本発明の第２の実施例を以下に説明する。実施例１と同
様に本発明のチ、・プ型積層フィルムコンデンサを作成
したが、このとき電極端面が樹脂で塗布される領域（第
１図の１６ａ、ｂで示す）の大きさを変えて６種類作威
した。前記の塗布される領域の大きさは切断幅に対する
塗布領域の片側の１幅の大きさの割合で示す。これらの
素子を実施例１の第２の試験に用いた基板（コンデンサ
素子が互いに接触するタイプ）に実施例１と同様に（１
列に１０個、１０列計重００個）実装して、フロー法に
より半田付けし、第６図に示すような短絡の発生数と、
半田付は強度を測定した。その結果を第１表に示す。
様に本発明のチ、・プ型積層フィルムコンデンサを作成
したが、このとき電極端面が樹脂で塗布される領域（第
１図の１６ａ、ｂで示す）の大きさを変えて６種類作威
した。前記の塗布される領域の大きさは切断幅に対する
塗布領域の片側の１幅の大きさの割合で示す。これらの
素子を実施例１の第２の試験に用いた基板（コンデンサ
素子が互いに接触するタイプ）に実施例１と同様に（１
列に１０個、１０列計重００個）実装して、フロー法に
より半田付けし、第６図に示すような短絡の発生数と、
半田付は強度を測定した。その結果を第１表に示す。
第 １ 表
＊はんだ付は強度はＸＩムＪ規格に準拠。
以上の結果より、本発明は短絡不良の発生が少なく、半
田付は強度も１貯ｆ以上で良好であることがわかる。な
ふ・、第１表から塗布領域の大きさは１０から３０係の
範囲が望ましいことがわかる。
田付は強度も１貯ｆ以上で良好であることがわかる。な
ふ・、第１表から塗布領域の大きさは１０から３０係の
範囲が望ましいことがわかる。
なか、前記実施例では積層フィルムコンデンサの例を示
したが、本発明の適用はこれに限るものではなく、電極
が素子端面だけではなく、素子端面近傍の上下面及び左
右面（側面）にも形成されているチップ型積層セラミッ
クコンデンサやチ。
したが、本発明の適用はこれに限るものではなく、電極
が素子端面だけではなく、素子端面近傍の上下面及び左
右面（側面）にも形成されているチップ型積層セラミッ
クコンデンサやチ。
プ型抵抗器などにも適用できる。また外装樹脂や外装方
法も本実施例に限るものではなく、熱硬化型の樹脂等、
電子部品の外装に一般的に用いられる樹脂であれば用い
ることができる。外装方法にはタンボ方式、オフセット
印刷方式、デイ、ピング方式などが適用できる。筐た、
電極表面の金属も半田に限るものではなく、半田付は性
を向上させることが期待できる。例えば錫を含む金属で
被覆されていれば本発明の目的にかなう。
法も本実施例に限るものではなく、熱硬化型の樹脂等、
電子部品の外装に一般的に用いられる樹脂であれば用い
ることができる。外装方法にはタンボ方式、オフセット
印刷方式、デイ、ピング方式などが適用できる。筐た、
電極表面の金属も半田に限るものではなく、半田付は性
を向上させることが期待できる。例えば錫を含む金属で
被覆されていれば本発明の目的にかなう。
発明の効果
以上のように本発明によれば、電極を短絡させることな
く、高密度で表面実装可能なチップ型電子部品を実現す
ることができる。
く、高密度で表面実装可能なチップ型電子部品を実現す
ることができる。
第１図は本発明の一実施例のチップ型積層フィルムコン
デンサを示す外観斜視図、第２図はチップ型積層フィル
ムコンデンサの切断工程を示す斜視図、第３図は同コン
デンサの切断に紫外線硬化樹脂を用いて外装する工程の
一例を示す斜視図、第４図は同チップ型積層セラミ、ク
コンデンサの樹脂外装工程の詳細金示す要部の上面図、
第５図は比較例のコンデンサ素子を高密度（間隔０＋＋
ａ＋＋）に実装して短絡不良となった状態を示す斜視図
、第６図は本発明のコンデンサ素子を高密度（間隔０ｒ
ａｎ）に実装した状態を示す斜視図である。第７図は従
来のチップ型積層セラミックコンデンサの外観斜視図、
第８図は従来の樹脂モールドタイプのチップ型タンタル
電解コンデンサの外観斜視図、第９図ａ、ｂはコンデン
サの面実装後の状態を示す斜視図である。 １・・・・・・チップ型積層フィルムコンデンサ、２・
・・・・電極、９・・・・・・外装樹脂、１６＆ 、１
６ｂ・・・・・・電極端面が樹脂で塗布される領域、１
７１Ｌ、１７ｂ・・・・・・素子表面が樹脂で塗布され
る領域。
デンサを示す外観斜視図、第２図はチップ型積層フィル
ムコンデンサの切断工程を示す斜視図、第３図は同コン
デンサの切断に紫外線硬化樹脂を用いて外装する工程の
一例を示す斜視図、第４図は同チップ型積層セラミ、ク
コンデンサの樹脂外装工程の詳細金示す要部の上面図、
第５図は比較例のコンデンサ素子を高密度（間隔０＋＋
ａ＋＋）に実装して短絡不良となった状態を示す斜視図
、第６図は本発明のコンデンサ素子を高密度（間隔０ｒ
ａｎ）に実装した状態を示す斜視図である。第７図は従
来のチップ型積層セラミックコンデンサの外観斜視図、
第８図は従来の樹脂モールドタイプのチップ型タンタル
電解コンデンサの外観斜視図、第９図ａ、ｂはコンデン
サの面実装後の状態を示す斜視図である。 １・・・・・・チップ型積層フィルムコンデンサ、２・
・・・・電極、９・・・・・・外装樹脂、１６＆ 、１
６ｂ・・・・・・電極端面が樹脂で塗布される領域、１
７１Ｌ、１７ｂ・・・・・・素子表面が樹脂で塗布され
る領域。
Claims (4)
- （１）電極を形成した母素子を切断して個別の素子とさ
れるチップ型電子部品本体の、前記切断により形成され
た両切断面および切断面以外の切断面近傍を樹脂により
被覆したことを特徴とするチップ型電子部品。 - （２）電極を含む切断面以外の切断面近傍の樹脂被覆が
電極部分で片端より切断幅方向の電極幅の５０％未満で
あることを特徴とする請求項（１）に記載のチップ型電
子部品。 - （３）チップ型電子部品本体が積層型フィルムコンデン
サであることを特徴とする請求項（１）または（２）に
記載のチップ型電子部品。 - （４）積層型フィルムコンデンサの電極の下地層が金属
溶射法により形成され、かつ電極表面が半田もしくは少
なくともすずを含む金属で被覆されていることを特徴と
する請求項（３）に記載のチップ型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038674A JP2599478B2 (ja) | 1990-02-20 | 1990-02-20 | チップ型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038674A JP2599478B2 (ja) | 1990-02-20 | 1990-02-20 | チップ型電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03241802A true JPH03241802A (ja) | 1991-10-29 |
| JP2599478B2 JP2599478B2 (ja) | 1997-04-09 |
Family
ID=12531821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2038674A Expired - Fee Related JP2599478B2 (ja) | 1990-02-20 | 1990-02-20 | チップ型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2599478B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014103223A (ja) * | 2012-11-19 | 2014-06-05 | Ngk Insulators Ltd | 圧電素子 |
| US8773840B2 (en) | 2009-12-11 | 2014-07-08 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component |
| US8773839B2 (en) | 2009-12-11 | 2014-07-08 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
| JP2014138144A (ja) * | 2013-01-18 | 2014-07-28 | Ngk Insulators Ltd | セラミックス部品及びその製造方法 |
| US9082556B2 (en) | 2009-12-11 | 2015-07-14 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
| JP2015188111A (ja) * | 2015-06-25 | 2015-10-29 | Tdk株式会社 | 電子部品 |
| US9245688B2 (en) | 2009-12-11 | 2016-01-26 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS646029U (ja) * | 1987-06-30 | 1989-01-13 | ||
| JPH0243718A (ja) * | 1988-08-04 | 1990-02-14 | Matsushita Electric Ind Co Ltd | コンデンサの外装方法 |
-
1990
- 1990-02-20 JP JP2038674A patent/JP2599478B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS646029U (ja) * | 1987-06-30 | 1989-01-13 | ||
| JPH0243718A (ja) * | 1988-08-04 | 1990-02-14 | Matsushita Electric Ind Co Ltd | コンデンサの外装方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8773840B2 (en) | 2009-12-11 | 2014-07-08 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component |
| US8773839B2 (en) | 2009-12-11 | 2014-07-08 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
| US9082556B2 (en) | 2009-12-11 | 2015-07-14 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
| US9245688B2 (en) | 2009-12-11 | 2016-01-26 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
| JP2014103223A (ja) * | 2012-11-19 | 2014-06-05 | Ngk Insulators Ltd | 圧電素子 |
| US9530954B2 (en) | 2012-11-19 | 2016-12-27 | Ngk Insulators, Ltd. | Piezoelectric element |
| JP2014138144A (ja) * | 2013-01-18 | 2014-07-28 | Ngk Insulators Ltd | セラミックス部品及びその製造方法 |
| US9950965B2 (en) | 2013-01-18 | 2018-04-24 | Ngk Insulators, Ltd. | Ceramic element and method of manufacturing the same |
| JP2015188111A (ja) * | 2015-06-25 | 2015-10-29 | Tdk株式会社 | 電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2599478B2 (ja) | 1997-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2012571A2 (en) | Connection structure between printed circuit board and electronic component | |
| EP0947125A1 (en) | Method of making a printed circuit board having a tin/lead coating | |
| JPH03241802A (ja) | チップ型電子部品 | |
| EP0159771A2 (en) | Chip resistors and forming method | |
| US7057293B2 (en) | Structure comprising a printed circuit board with electronic components mounted thereon and a method for manufacturing the same | |
| JPH03241813A (ja) | チップ型電子部品の外装方法 | |
| KR100714774B1 (ko) | 합금 솔더 범프를 구비하는 인쇄회로기판 및 그 제작방법 | |
| WO1987004008A1 (en) | Lead finishing for a surface mount package | |
| JPH0491489A (ja) | プリント配線基板 | |
| JPH05243074A (ja) | チップ状電子部品及びその端子電極形成方法 | |
| US20050067188A1 (en) | Thin film circuit integrating thick film resistors thereon and method of fabricating the same | |
| JPH06216298A (ja) | リードフレームおよびその製造方法 | |
| JPH01312892A (ja) | 回路基板の製造方法 | |
| WO2024023980A1 (ja) | 部品実装基板 | |
| JPH05259624A (ja) | プリント配線板およびその製造方法 | |
| JP2864705B2 (ja) | Ｔａｂ用フイルムキャリアテープ及びそのリードへのはんだ被覆方法 | |
| JPH0430494A (ja) | 印刷配線板及びその製造法 | |
| JPS62132396A (ja) | チツプ部品の実装方法 | |
| JP2836887B2 (ja) | 面実装型チップ部品の実装方法 | |
| JP2007194462A (ja) | チップ部品の実装構造および方法 | |
| JPH0629654A (ja) | 電子装置 | |
| JP2811112B2 (ja) | 半田供給板 | |
| JPH0621604A (ja) | チップ電子部品表面実装回路基板装置 | |
| JPH01158792A (ja) | ハイブリッドｉｃ基板等の導電パターン電極 | |
| JPH09181424A (ja) | 電子部品、プリント配線板及びプリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |