JPH03243097A - 時間スイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル時分割通話路のタイムスロット
入れ替えのための時間スイッチに関するものである。

〔従来の技術〕

第４図は例えば、電子通信学会発行の「ディジタ交換方
式」などに示される従来の時分割スイッチを示すブロッ
ク図である。４１はディジタル符号化された音声情報等
を記憶する装置であり、データ入力端子、データ出力端
子、及びアドレス入力端子を備えたランダムアクセス可
能な通話路メモリである。４２は通話メモリの書込番地
を指定するメモリであり、データ入力端子、データ出力
端子、及びアドレス入力端子を備えたランダムアクセス
可能な制御メモリである。４３は通話メモリに書込まれ
ている音声情報などをカウンタにより順番にハイウェイ
に読出す順番カウンタである。４４は通話路メモリ１の
データ入力端子に接続されたハイウェイ、４５は通話路
メモリ１のデータ出力端子に接続された出ハイウェイで
ある。

この時間スイッチの前段の一番端には発呼者の電話が置
かれ、後段の一番端には被呼者の電話が置かれる０発呼
者の電話はアナログ加入者線で加入者線インターフェイ
ス装置に収容され、音声を標本化し多重される。多重化
された音声データは集線装置で集線され分配段通話を装
置の時間スイッチで交換される０時間スイッチ後段は、
今までとは反対の順序で分離され被呼者の電話に至る。

次に動作について説明する。時間スイッチは、発呼側と
被呼側の両者が互いに標本化された音声データを相手の
着信側のタイムスロット（ｔｎ）に変換することにより
通話を可能としている。

さらに、第４図に基づきタイムスロット（ｔｎ）が変換
される原理を述べる。発呼者の標本化された音声データ
は、入力ハイウェイの特定のタイムスロッ１〜（ｔｎ）
に割付けられ、通話路メモリへ格納される。この時の書
込みアドレスは、制御メモリに格納されているデータ（
＃ｎ）を用いる。

方で１通話路メモリに格納された標本化された音声デー
タは、順番カウンタによる読出しアドレスで単純に昇順
に出力ハイウェイに掃出される。従って、制御メモリに
格納されているデータ（＃ｎ）が昇順でなければ、タイ
ムスロットが変換される。

〔発明が解決しようとする課題〕

第４図における通話路メモリと制御メモリを同一のワー
ド数と同一のビット数を有する共通のメモリで構成する
と、通話路メモリ側はビット方向で９ビツト（音声デー
タ８ビツト＋パリテイビツト）以上は不要であり、制御
メモリ側は後述する理由によりサイクルタイムを通話路
メモリの倍速動作させるか、２面用意してワード方向で
半分未使用とするという共通化による無駄があった。

第４図における制御メモリには１通話路メモリに書込み
アドレスを与える以外に下記２項の機能が必要となる。

（１）連続読出し中に通話路制御プロセッサより指示さ
れるアドレスで書込みを行う機能（ソフト書込み）。

（２）データ書込みの確実性を検査するため、連続動作
中に通話路制御プロセッサで指示されるアドレスで読出
しを行う機能（保守読出し）。

従って、制御メモリは、シーケンシャル読出しをしなが
ら、ランダムアドレスで書込みと読出しが可能でなけれ
ばならない。この為には、デュアルポートメモリ、ダブ
ルバッファ構成オリ−ドライトサイクル高速化等の手段
が考えられる。しかし、デュアルポートメモリ及びダブ
ルバッファ構成では、メモリ規模が約２倍に増加し、ま
た消費電力も増加するという欠点があるし、リードライ
トサイクルの高速化では多重度が大きくなると限界があ
る。

〔課題を解決するための手段〕

前記課題を解決するため本発明でなした手段のうち代表
的なものの概要を簡単に説明すれば、下記の通りである
。すなわち、通話路メモリと制御メモリを専用メモリと
してワード数とビット数を必要最小限に抑え、通話路メ
モリは、音声データ８ビツト＋パリテイピツトの９ビツ
トとし、ｎワードの制御メモリは偶数と偶数アドレスに
分けｎ／２ワードの制御メモリを２面設ける構成とした
ものである。

〔作用〕

上記した手段によれば、通話路メモリのメモリ規模を大
巾に削減でき、かつ制御メモリはデュアルポートやダブ
ルバッファ構成のように２ｎワードのメモリ相当のハー
ドを必要とせずに、ｎワードのメモリで制御メモリの機
能を実現することができる。又、メモリのリードライト
サイクルはタイムスロット周期と同一にすることができ
る。

〔実施例〕

第１図に、この発明が適用された時間スイッチＬＳｉの
一実施例のブロック図を又、第２図には第１図の動作原
理を示すタイムチャートを示す。

また、第３図に、第１図の時間スイッチＬＳｉに含まれ
る他の機能ブロック図が示す。これらの図をもとに、こ
の実施例の時分割スイッチＬＳｉの構成及び動作の概要
ならびにその特徴について説明する。なお、第１図の各
ブロックを構成する回路素子は公知の半導体集積回路の
製造技術によって、特に制限されないが、単結晶シリコ
ンのような１個の半導体基板上に形成される。

この実施例の時間スイッチＬＳｉは、特に制限されない
が、電話用ディジタル時分割交換機装置に含まれる。第
１図の実施例では、２の奇数面制御メモリと３の偶数面
制御メモリを、特に制限されないが、１０と１１と１２
に示すセレクタとその切換制御信号を発生する５の５Ｅ
ＬＣＯＮＴで切換制御をする。

まず、メモリの面構成について説明する。多重度ｎのデ
ータｍビットの場合１通話路メモリはｎワードＸｍ　（
ｍ＋パリティでも可）ビットの２面構成とし、制御メモ
リはｎ　／　２ワードＸ　ｎ　ＯＹｚ　ｎ（Ｑ　ｏｙ、
　ｎ＋パリティでも可）ビットの２面構成とする。

次に、第２図のタイムチャートを用いて制御メモリの動
作原理について説明する。シーケンシャル読出しの為５
ＥＬＣＯＮＴは、順序カウンターの最下位ビットのＩｌ
ｏを判断し、タイムスロット毎に切換わる０ＥＳＥＬ信
号を発生し、選択面に対してはチップイネーブル（ＯＣ
Ｅ／ＥＣＥ）がルベルとなり、非選択面に対してはチッ
プイネーブル（ＯＣＥ／ＥＣＥ）がＯレベルとなるよう
に制御する。（場合■） 次に上述のシーケンシャル読出し処理中に、ランダムア
ドレスに対し読出しくＲ／Ｗ＝Ｈ）と書込み（Ｒ／Ｗ＝
Ｌ）が発生したときの処理について２つの場合に分類し
て述べる。２の場合とは、シーケンシャル読出し中の制
御メモリ面と異なる制御メモリ面に対しアクセスオーダ
ーが発生する場合（場合■と場合■）と、シーケンシャ
ル読出し中の制御メモリ面と同一の制御メモリ面に対し
アクセスオーダーが発生する場合（場合■と場合■）で
ある。前者の場合は、非選択制御アドレス面に対するオ
ーダであるから、（ロ）□と（ハ）、のタイミングで容
易に書込めるし、同様に（ロ）、と（ハ）、のタイミン
グで容易に読出せる。後者の場合は、制御信号０ＥＳＥ
Ｌにより選択され読出しが行われている制御面に対し、
書込みあるいは読出しをしなければならないので、デュ
アルポートメモリ以外では現実不可能である。そこで、
１３と１５の保持ラッチにアドレスとデータを保持して
おき、シーケンシャル読出し面が他の制御メモリ面に切
換ねったところの（イ）、と（ニ）、で書込みあるいは
（イ）２と（ニ）２で読出しを行う。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、この実施例に
おいて、シーケンシャル動作は読出しだけに限定される
書込みであってもかまわない、又、時分割スイッチの制
御メモリだけに限定されず、各種メモリにおいて偶数ア
ドレスと奇数アドレスを分けデュアルポート動作が可能
となる。

第３図に、シーケンシャル読出し中にランダムな書込み
と読出しが可能となるように制御メモリを偶数面と奇数
面に分割した時間スイッチの実施例のブロック図を示す
。

１の直並列変換器と２の並直列変換器は各々独立に制御
可能でありハイウェイは入出力独立にパラレルモードと
シリアルモードが選択可能となる。

８と９のセレクタにより通話路メモリは、７の順番カウ
ンターにより標本化された音声データを書込み５と６の
制御メモリのデータにより読出すシーケンシャルライト
・ランダムリードモードと、５と６の制御メモリのデー
タにより標本化された音声データを書込み７の順番カウ
ンターにより読出すランダムライト・シーケンシャルリ
ードが可能となる。制御メモリのデータの最下位ビット
を１６の非反転バッファーにより通話路メモリを駆動す
るか１７の反転バッファーにより通話路メモリを駆動す
るか選択可能であるため本時間スイッチＬＳｉを２個使
用した対制御が可能である。２と３と通話路メモリを２
面備えるダブルバッファーメモリ構成とし、同一フレー
ム周期内においては各々の通話路メモリは書込み専用ま
たは読出し専用となるため、入力したフレームと必ず同
一フレームに出力されるので、タイムスロット順序が保
証され多元呼の交換が可能となる。制御メモリのデータ
は、ＤＡＴＡ　　ＯＵＴから外部読出しが可能なため、
各種の保持メモリとして使用できる。１８乃至２２はパ
リティチェック回路であり、２３はパリティ発生回路で
ある。２０と２３は擬正常機能（故意にパリティ−を誤
る）を内蔵する。７の順番カウンターに入力するクロッ
ク周波数を変えると通話路メモリと制御メモリの同一フ
レーム内で使用するワード数が変わり、多重度が可変と
なる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。すなわち、通話路メモリと制御メモリを専用化する
ことでまず通話路メモリのビット数を削減しメモリ規模
を最適化し、さらに制御メモリを奇数面と偶数面に分け
てシーケンシャル読出し中に、ランダムアドレスへの書
込みと読出しを可能にしたことで、デュアルポートメモ
リやダブルバッファー構成のようにメモリセル面積や消
費電力を増加させることなく、又リード・ライトサイク
ルを高速化させる必要もなく（通記路メモリと同速度で
よい）なり、最小面積で時間スイッチを実現でき、これ
により時間スイッチとして具備しなければならない他の
機能をも搭載することが可能となる。

【図面の簡単な説明】

第１図は、この発明が適用された時間スイッチＬＳｉの
メモリ構成を示すブロック図。 第２図は、第１図の動作原理を説明するタイムチャート
。 第３図は、第１図のメモリ構成を用いたＬＳｉを含む時
間スイッチ全体のブロック図。 第４図は、従来の時間スイッチＬＳｉのメモリ構成を示
すブロック図。 ＳＥＬ・・・セレクタ、　　　Ｌ・・・ラッチ、Ｓ／Ｐ
・・直並列変換器、Ｐ／Ｓ・・・並直列変換器、ＳＰＭ
・・・通話路メモリ、ＣＭ・・・制御メモリ、Ｐ／Ｃ・
・・パリティチェック回路。 Ｐ／Ｇ・・・パリティ発生回路、 ＣＮＴ・・・順序カウンター でＣクツ制御子［！］寥昏 夕町柘〔町１疋ｔし７７ 躬 ？ 阻 躬　３　国 場合Ｉ 理工 場會皿 ４鹿！ 砿澄Ｖ

Claims (1)

1. 【特許請求の範囲】 １、通話路メモリと制御メモリからなる時間スイッチに
   おいて、通話路メモリと制御メモリを専用化し、それぞ
   れ最適化したワード数とビット数とすることを特徴とす
   る時間スイッチ。 ２、制御メモリを偶数面と奇数面に分け各々独立に書込
   みと読出しが可能とすることで、通話路メモリのアドレ
   スとして読出しが行われていない非選択面に対し自由に
   書込みと読出しができることを特徴とする時間スイッチ
   。 ３、請求項１記載の時間スイッチにおいて、通話路メモ
   リの前段に直並列変換器を、後段に並直列変換器を内蔵
   し、各々が独立に制御できることで、入出力独立にシリ
   アルＨＷとパラレルＨＷのモード切替が可能なことを特
   徴とする時間スイッチ。 ４、請求項１記載の時間スイッチにおいて、通話路メモ
   リの書込みを制御メモリで読出しを順番カウンターで行
   うランダムライト・シーケンシャルリード方式と、通話
   路メモリの書込みを順番カウンターで読出しを制御メモ
   リで行うシーケンシャルライト・ランダムリード方式の
   ２つの方式が切替可能なことを特徴とする時間スイッチ
   。 ５、請求項４記載の時間スイッチにおいて制御メモリの
   データの最下位ビットを反転する機能を内蔵することで
   時分割スイッチ〜空間分割スイッチ〜時分割スイッチの
   構成で、２つの時分割スイッチに対して同一の制御内容
   を制御メモリに書込んで一定の関係（２ｎと２ｎ＋１）
   を持たせて対して制御する対制御機能を有することを特
   徴とする時間スイッチ。 ６、請求項１記載の時間スイッチにおいて、通話路メモ
   リは同一メモリを２面備え、一方のメモリ面は他方のメ
   モリ面と反対になるようにフレーム面に読出しと書込み
   を切替えるダブルバッファメモリ構成とし、つねに一つ
   前のフレームのデータを読出すことにより多元呼内のタ
   イムスロットの時間順序を保全し、さらに、かつこれら
   ２面ある通話路メモリの初期化に際しては、２面同時に
   初期化することで、初期化所要時間を１フレームとする
   こと特徴とする時間スイッチ。 ７、請求項１記載の時間スイッチにおいて、制御メモリ
   は外部読出しができ、この時奇数面と偶数面は連続した
   メモリとして一般のメモリと同様に動作することを特徴
   とする時間スイッチ。 ８、請求項１記載の時間スイッチにおいて、通話路メモ
   リのデータ入力部と出力部でパリテイチェックを内蔵し
   、データ入力部では正常パリテイと擬正常パリテイを発
   生し、さらにメモリの入力データとアドレスにパリテイ
   チェックをし、出力データのパリテイチェック結果を反
   転と非反転することを選択することを特徴とする時間ス
   イッチ。 ９、請求項１記載の時間スイッチにおいて、１フレーム
   内の多重度は入力クロック周波数に比例し最大値まで可
   変であることを特徴とする時間スイッチ。 １０、請求項７記載の時間スイッチにおいて、制御メモ
   リ外部読出しを行うときのメモリワード数が、入力クロ
   ック周波数に比例し最大ワードまで可変であることを特
   徴とする時間スイッチ。