JPH03243992A - ウインドウ設定回路 - Google Patents
ウインドウ設定回路Info
- Publication number
- JPH03243992A JPH03243992A JP2039860A JP3986090A JPH03243992A JP H03243992 A JPH03243992 A JP H03243992A JP 2039860 A JP2039860 A JP 2039860A JP 3986090 A JP3986090 A JP 3986090A JP H03243992 A JPH03243992 A JP H03243992A
- Authority
- JP
- Japan
- Prior art keywords
- window
- address
- window setting
- data
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は画像処理装置のウィンドウ設定回路に関する。
(従来の技術)
近年、画像処理装置は、検査装置を始め、さまざまな分
野で利用される樟になってきた。
野で利用される樟になってきた。
この画像処理は、−船釣にデジタル的に処理される。こ
れは、画像を網目状に分割し、その分割された各画素毎
に番号付けつまりアドレス付けし、そのアドレスとその
アドレスの示す画像データ(2値又は多値データ)を使
用して処理してゆくものである。
れは、画像を網目状に分割し、その分割された各画素毎
に番号付けつまりアドレス付けし、そのアドレスとその
アドレスの示す画像データ(2値又は多値データ)を使
用して処理してゆくものである。
ところで、画像処理を行う際、ある特定の画像領域のみ
を取り出して処理したい場合がある。この特定の画像領
域をウィンドウと呼ぶ、このウィンドウを設定するにあ
たっては、ウィンドウ領域を定め、処理対象の画素がウ
ィンドウ内にあるのか否かチエ7りし、ウィンドウ領域
内の画素を取り出してウィンドウに表示してゆく、従来
行われているウィンドウ設定方法の一例を第5図を用い
て説明する。第5図はウィンドウ設定回路を示す。
を取り出して処理したい場合がある。この特定の画像領
域をウィンドウと呼ぶ、このウィンドウを設定するにあ
たっては、ウィンドウ領域を定め、処理対象の画素がウ
ィンドウ内にあるのか否かチエ7りし、ウィンドウ領域
内の画素を取り出してウィンドウに表示してゆく、従来
行われているウィンドウ設定方法の一例を第5図を用い
て説明する。第5図はウィンドウ設定回路を示す。
この回路は、ウィンドウの始点を保持するラッチ20と
、ウィンドウの終点を保持するラッチ21と画像アドレ
スとウィンドウの始点とを比較するアドレスコンパレー
タ22と、画像アドレスとウィンドウの終点とを比較す
るアドレスコンパレータ23、アドレスコンパレータ2
2,23の論理積をとるANDゲート24より構成され
る。ウィンドウの設定は、まず予め、ウィンドウの始点
及び終点の座標をそれぞれラッチ20.21に設定する
。そして処理対象の画像アドレスがアドレスコンパレー
タ22.23に入力するとコンパレータ22は、ウィン
ドウの始点と入力された画像アドレスを比較し画像アド
レスがうイントウ始点より大きい場合、信号を出力し、
コンパレータ23はウィンドウ終点と入力された画像ア
ドレスを比較し、画像アドレスがウィンドウ終点より小
さい場合、信号を出力する。ANDゲート24は、両コ
ンパレータ22.23からの信号が共に出力された場合
、入力画像はウィンドウ内であるとの信号を出力し、そ
れ以外はウィンドウ外との信号を出力する。上記ラッチ
20.21.ウィンドウコンパレータ22,23および
ANDゲート24よりなるウィンドウ設定回路はウィン
ドウ毎に必要であり、画像処理装置が設定するウィンド
ウの数だけ必要となる。
、ウィンドウの終点を保持するラッチ21と画像アドレ
スとウィンドウの始点とを比較するアドレスコンパレー
タ22と、画像アドレスとウィンドウの終点とを比較す
るアドレスコンパレータ23、アドレスコンパレータ2
2,23の論理積をとるANDゲート24より構成され
る。ウィンドウの設定は、まず予め、ウィンドウの始点
及び終点の座標をそれぞれラッチ20.21に設定する
。そして処理対象の画像アドレスがアドレスコンパレー
タ22.23に入力するとコンパレータ22は、ウィン
ドウの始点と入力された画像アドレスを比較し画像アド
レスがうイントウ始点より大きい場合、信号を出力し、
コンパレータ23はウィンドウ終点と入力された画像ア
ドレスを比較し、画像アドレスがウィンドウ終点より小
さい場合、信号を出力する。ANDゲート24は、両コ
ンパレータ22.23からの信号が共に出力された場合
、入力画像はウィンドウ内であるとの信号を出力し、そ
れ以外はウィンドウ外との信号を出力する。上記ラッチ
20.21.ウィンドウコンパレータ22,23および
ANDゲート24よりなるウィンドウ設定回路はウィン
ドウ毎に必要であり、画像処理装置が設定するウィンド
ウの数だけ必要となる。
(発明が解決しようとする111g)
このように従来のウィンドウ設定方法によるとウィンド
ウの数が増加するに従いこの数に比例してウィンドウの
始点、終点を設定するIC(集積回路)およびコンパレ
ータ用ICが増加することになり部品点数が増加してゆ
く。
ウの数が増加するに従いこの数に比例してウィンドウの
始点、終点を設定するIC(集積回路)およびコンパレ
ータ用ICが増加することになり部品点数が増加してゆ
く。
本発明は上記問題に鑑みてなされたもので、その目的は
各ウィンドウ設定に共通する部品を設けることによりウ
ィンドウ数の増加に対し増加する部品の数を少なくする
ことができるウィンドウ設定回路を提供することにある
。
各ウィンドウ設定に共通する部品を設けることによりウ
ィンドウ数の増加に対し増加する部品の数を少なくする
ことができるウィンドウ設定回路を提供することにある
。
(発明の構成〕
(課脛を解決するための手段)
本発明は上記目的を達成するため、画素のアドレスに対
応したウィンドウ設定情報を記憶する記憶手段と、該記
憶手段にウィンドウ設定情報を書き込む状態とこの書き
込んだウィンドウ設定情報を読み出す状態とを切り替え
る切替手段と、前記記憶手段から読み出したウィンドウ
設定情報を保持するウィンドウ毎に設けられた保持手段
とを備えたものである。
応したウィンドウ設定情報を記憶する記憶手段と、該記
憶手段にウィンドウ設定情報を書き込む状態とこの書き
込んだウィンドウ設定情報を読み出す状態とを切り替え
る切替手段と、前記記憶手段から読み出したウィンドウ
設定情報を保持するウィンドウ毎に設けられた保持手段
とを備えたものである。
(作 用)
このように構成したウィンドウ設定回路にあっては、ま
ず切替手段をウィンドウ設定情報を書き込む状態に切り
替えて、CPUより画像アドレスに対応したウィンドウ
の始点、終点情報を入力し記憶手段に記憶する0次にウ
ィンドウ設定情報を読み出せる状態に切り替えておき、
画像アドレスにより記憶手段にアクセスする。記憶手段
よりウィンドウの始点を設定したアドレスに対応した画
像アドレスによりウィンドウ始点情報を読み出し、ウィ
ンドウの終点を設定したアドレスに対応した画像アドレ
スによりウィンドウ終点情報を読み出す、保持手段はウ
ィンドウ始点情報を入力してウィンドウ設定信号を保持
しつつ出力し、ウィンドウ終点信号を入力したときウィ
ンドウ設定解除信号を出力する。これによりウィンドウ
設定信号出力中はウィンドウを開いておき、ウィンドウ
設定解除信号によりウィンドウを閉じることができる0
以上は1個のウィンドウの設定の場合であるが、次に複
数個のウィンドウの設定について説明する。
ず切替手段をウィンドウ設定情報を書き込む状態に切り
替えて、CPUより画像アドレスに対応したウィンドウ
の始点、終点情報を入力し記憶手段に記憶する0次にウ
ィンドウ設定情報を読み出せる状態に切り替えておき、
画像アドレスにより記憶手段にアクセスする。記憶手段
よりウィンドウの始点を設定したアドレスに対応した画
像アドレスによりウィンドウ始点情報を読み出し、ウィ
ンドウの終点を設定したアドレスに対応した画像アドレ
スによりウィンドウ終点情報を読み出す、保持手段はウ
ィンドウ始点情報を入力してウィンドウ設定信号を保持
しつつ出力し、ウィンドウ終点信号を入力したときウィ
ンドウ設定解除信号を出力する。これによりウィンドウ
設定信号出力中はウィンドウを開いておき、ウィンドウ
設定解除信号によりウィンドウを閉じることができる0
以上は1個のウィンドウの設定の場合であるが、次に複
数個のウィンドウの設定について説明する。
切替手段をウィンドウ設定情報を書き込む状態に切り替
えて、CPUより画像アドレスに対応した複数のウィン
ドウの始点、終点情報を入力し記憶手段に記憶する0次
にウィンドウ設定情報を読み出せる状態に切り替え、画
像アドレスにより記憶手段にアクセスする。記憶手段よ
りそれぞれのウィンドウの始点を設定したアドレスに対
応した画像アドレスによりそれぞれのウィンドウ始点情
報を読み出し、それぞれのウィンドウに対応した保持手
段にそれぞれ入力する。またそれぞれのウィンドウの終
点を設定したアドレスに対応した画像アドレスによりそ
れぞれのウィンドウ終点情報を読み出し同様にそれぞれ
のウィンドウに対応した保持手段にそれぞれ入力する。
えて、CPUより画像アドレスに対応した複数のウィン
ドウの始点、終点情報を入力し記憶手段に記憶する0次
にウィンドウ設定情報を読み出せる状態に切り替え、画
像アドレスにより記憶手段にアクセスする。記憶手段よ
りそれぞれのウィンドウの始点を設定したアドレスに対
応した画像アドレスによりそれぞれのウィンドウ始点情
報を読み出し、それぞれのウィンドウに対応した保持手
段にそれぞれ入力する。またそれぞれのウィンドウの終
点を設定したアドレスに対応した画像アドレスによりそ
れぞれのウィンドウ終点情報を読み出し同様にそれぞれ
のウィンドウに対応した保持手段にそれぞれ入力する。
各ウィンドウに対応した保持手段は、ウィンドウ始点情
報によりウィンドウ設定信号を出力し、ウィンドウ終点
情報によりウィンドウを閉鎖する信号を出力する。
報によりウィンドウ設定信号を出力し、ウィンドウ終点
情報によりウィンドウを閉鎖する信号を出力する。
以上より明らかなように切替手段と記憶手段は各ウィン
ドウ設定に共通のものとし、保持手段をウィンドウ数と
同じ数だけ設ければよい。
ドウ設定に共通のものとし、保持手段をウィンドウ数と
同じ数だけ設ければよい。
(実 施 例)
以下本発明の一実施例を図面を参明して説明する。
第1図は本実施のウィンドウ設定回路の構成を示し、第
2図は本実施例の回路を使用した画像処理システムの全
体ブロック図を示す。
2図は本実施例の回路を使用した画像処理システムの全
体ブロック図を示す。
まず第2図を用いて本実施例のウィンドウ設定回路の画
像処理システムとの関連について説明する。画像処理シ
ステムはシステムを制御するCPUボード10と、複数
個設けられた画像処理ボード111〜llnと、ウィン
ドウ設定回路7と、これら10.111〜lln、
7を結ぶCPUバス12. 画像バス13から構成され
る。CPUバス12は、CPUボード109画像処理ボ
ード111〜lln、ウィンドウ設定回路7とデータの
受は渡しなどを行うために、CPUアドレスバス、CP
Uデータバス、リード・ライトなどの信号線から構成さ
れている。また、画像バス13は、各画像処理ボード1
11〜11n、ウィンドウ設定回路7とデータの受は渡
しなどを行うため画素アドレスバス、ウィンドウバス、
画像データバスなどから構成されている0画像処理ボー
ド111−11nは画素アドレスの作成など画像処理を
行う、ウィンドウ設定回路7はCPUボード10の指示
によりウィンドウ設定情報を出力しこのウィンドウ情報
を画像処理ボード111−11nに画像バス13を介し
て出力してゆく。
像処理システムとの関連について説明する。画像処理シ
ステムはシステムを制御するCPUボード10と、複数
個設けられた画像処理ボード111〜llnと、ウィン
ドウ設定回路7と、これら10.111〜lln、
7を結ぶCPUバス12. 画像バス13から構成され
る。CPUバス12は、CPUボード109画像処理ボ
ード111〜lln、ウィンドウ設定回路7とデータの
受は渡しなどを行うために、CPUアドレスバス、CP
Uデータバス、リード・ライトなどの信号線から構成さ
れている。また、画像バス13は、各画像処理ボード1
11〜11n、ウィンドウ設定回路7とデータの受は渡
しなどを行うため画素アドレスバス、ウィンドウバス、
画像データバスなどから構成されている0画像処理ボー
ド111−11nは画素アドレスの作成など画像処理を
行う、ウィンドウ設定回路7はCPUボード10の指示
によりウィンドウ設定情報を出力しこのウィンドウ情報
を画像処理ボード111−11nに画像バス13を介し
て出力してゆく。
次に第1図を用いてウィンドウ設定回路7を説明する。
ウィンドウ設定回路7は、ウィンドウ設定情報を記憶す
るメモリlと、メモリ1へのアドレスバスをCPUアド
レスと画素アドレスバスとのいずれかに切り替えるセレ
クタ2と、メモリlのデータバスにCPUデータバスを
接続するゲート付のバスバッファ3と、メモリ1のデー
タバスと接続するゲート付のパスバッファ4と、パスバ
ッファ4に接続され、設定できるウィンドウ毎に設けら
れたフリップ・フロップ51〜5Nから構成される。
るメモリlと、メモリ1へのアドレスバスをCPUアド
レスと画素アドレスバスとのいずれかに切り替えるセレ
クタ2と、メモリlのデータバスにCPUデータバスを
接続するゲート付のバスバッファ3と、メモリ1のデー
タバスと接続するゲート付のパスバッファ4と、パスバ
ッファ4に接続され、設定できるウィンドウ毎に設けら
れたフリップ・フロップ51〜5Nから構成される。
メモリ1は画素アドレス分のメモリアドレスを有し、各
アドレスに記憶するデータのビット長は、設定できるウ
ィンドウ数と同数かそれ以上のビット長とし、例えば4
ビツトとか8ビツトなどとする。メモリ■のアドレスバ
スは、CPUバス12のCPUアドレスバス又は画像バ
ス13の画素アドレスバスのいずれかに接続を切り替え
るセレクタ2に接続されている。メモリ1のデータバス
はCPUバス12のCPUデータバスとの接続を可能に
する双方向ゲート付バスバッファ3とゲート付バスバッ
ファ4に接続されている。セレクト信号によりセレクタ
2がCPUアドレスバスを選択したときはパスバッファ
3のゲートが開となりCPUデータバスとメモリ1のデ
ータバスが接続され、インバ〜り6の作用によりパスバ
ッファ4のゲートが閉となりメモリ1のデータバスとフ
リップ・フロップ51〜5Nの接続が断となる。また、
セレクト信号により画素アドレスバスを選択したときは
パスバッファ3のゲートが閉となり、パスバッファ4の
ゲートが開となる。メモリ1に記憶されるデータの各ビ
ットはそれぞれ対応するフリップ・フロップ51〜5N
に入力される0例えば、データのlビット目はフリップ
・フロップ51に、2ビツト目はフリップ・フロップ5
2に、Nビット目はフリップ・フロップ5Nに入力され
る。フリップ・フロップ51〜5NはD−FFであり出
力ζが入力りに帰還されている。このためクロックの入
力立ち上がりエツジで出力Qが反転する。故にクロック
をOより1にすると出力Qはlとなり、以降クロックに
0を入れてゆくと出力Qは1を持続する。
アドレスに記憶するデータのビット長は、設定できるウ
ィンドウ数と同数かそれ以上のビット長とし、例えば4
ビツトとか8ビツトなどとする。メモリ■のアドレスバ
スは、CPUバス12のCPUアドレスバス又は画像バ
ス13の画素アドレスバスのいずれかに接続を切り替え
るセレクタ2に接続されている。メモリ1のデータバス
はCPUバス12のCPUデータバスとの接続を可能に
する双方向ゲート付バスバッファ3とゲート付バスバッ
ファ4に接続されている。セレクト信号によりセレクタ
2がCPUアドレスバスを選択したときはパスバッファ
3のゲートが開となりCPUデータバスとメモリ1のデ
ータバスが接続され、インバ〜り6の作用によりパスバ
ッファ4のゲートが閉となりメモリ1のデータバスとフ
リップ・フロップ51〜5Nの接続が断となる。また、
セレクト信号により画素アドレスバスを選択したときは
パスバッファ3のゲートが閉となり、パスバッファ4の
ゲートが開となる。メモリ1に記憶されるデータの各ビ
ットはそれぞれ対応するフリップ・フロップ51〜5N
に入力される0例えば、データのlビット目はフリップ
・フロップ51に、2ビツト目はフリップ・フロップ5
2に、Nビット目はフリップ・フロップ5Nに入力され
る。フリップ・フロップ51〜5NはD−FFであり出
力ζが入力りに帰還されている。このためクロックの入
力立ち上がりエツジで出力Qが反転する。故にクロック
をOより1にすると出力Qはlとなり、以降クロックに
0を入れてゆくと出力Qは1を持続する。
クロックを1にすると出力は反転して0となる。
これにより、出力が1の間はウィンドウを開いている期
間とし出力がOの間はウィンドウが閉じている期間とす
ればフリップ・フロップ51〜5Nの出力がウィンドウ
設定情報となる。つまりウィンドウの始点と終点となる
それぞれの画素アドレスのデータが1になるようメモリ
1にデータを設定しておけば、ウィンドウ始点の画素ア
ドレスがメモリ1にアクセスされるとウィンドウが設定
され、ウィンドウ終点の画素アドレスがメモリlにアク
セスされるとウィンドウが閉鎖される。 以上のうに構
成された本実施例の動作を第3図、第4図を用いて説明
する。
間とし出力がOの間はウィンドウが閉じている期間とす
ればフリップ・フロップ51〜5Nの出力がウィンドウ
設定情報となる。つまりウィンドウの始点と終点となる
それぞれの画素アドレスのデータが1になるようメモリ
1にデータを設定しておけば、ウィンドウ始点の画素ア
ドレスがメモリ1にアクセスされるとウィンドウが設定
され、ウィンドウ終点の画素アドレスがメモリlにアク
セスされるとウィンドウが閉鎖される。 以上のうに構
成された本実施例の動作を第3図、第4図を用いて説明
する。
第3図はメモリ1にCPUよりウィンドウ設定情報を書
き込む手順を示すフローチャートであり、第4図はメモ
リ1に記憶されたウィンドウ設定情報に基づきウィンド
ウが設定され、閉鎖される状況を示すタイムチャートで
ある。第3図において、ステップ30で、最初にメモリ
lのアドレスバスおよびデータバスがCPU側に接続さ
れるようセレクタ2を切りかえる。ステップ31でソフ
ト的にメモリ1の記憶内容を全てゼロにクリアする。ス
テップ32で、各ウィンドウの始点、終点アドレスにビ
ットlを設定する。メモリ1の各アドレスの示す位置に
は各ウィンドウの設定情報を表すデータをCPUにより
書き込む。このデータは設定されるウィンドウ数かそれ
以上のビット数よりなり、各ウィンドウに1つのビット
が対応している。第4図はこの状況を示している。この
例ではデータは4ピットDO,Di、D2.D3からな
りピッ[)0はフリップ・フロップ51に、ビットD1
はフリップ・フロップ52に同様にピッ)D3はフリッ
プ・フロップ54に対応している。またフリップ・フロ
ップ51はウィンドウ1に、同様に、フリップ・フロッ
プ54はウィンドウ4に対応している。
き込む手順を示すフローチャートであり、第4図はメモ
リ1に記憶されたウィンドウ設定情報に基づきウィンド
ウが設定され、閉鎖される状況を示すタイムチャートで
ある。第3図において、ステップ30で、最初にメモリ
lのアドレスバスおよびデータバスがCPU側に接続さ
れるようセレクタ2を切りかえる。ステップ31でソフ
ト的にメモリ1の記憶内容を全てゼロにクリアする。ス
テップ32で、各ウィンドウの始点、終点アドレスにビ
ットlを設定する。メモリ1の各アドレスの示す位置に
は各ウィンドウの設定情報を表すデータをCPUにより
書き込む。このデータは設定されるウィンドウ数かそれ
以上のビット数よりなり、各ウィンドウに1つのビット
が対応している。第4図はこの状況を示している。この
例ではデータは4ピットDO,Di、D2.D3からな
りピッ[)0はフリップ・フロップ51に、ビットD1
はフリップ・フロップ52に同様にピッ)D3はフリッ
プ・フロップ54に対応している。またフリップ・フロ
ップ51はウィンドウ1に、同様に、フリップ・フロッ
プ54はウィンドウ4に対応している。
アドレスOの場合データは0000であり、どのウィン
ドウも始点がなく開かれないことを示す。
ドウも始点がなく開かれないことを示す。
アドレス1ではデータは1001であり始点が2つ生じ
ウィンドウlとウィンドウ4が開かれることを示す。ア
ドレス2ではデータは0100なのでウィンドウ2が開
かれることを示す、アドレス3ではデータは0001と
なる。ウィンドウ4はアドレスlで既に開かれているの
でこのデータは終点を表しこれにより閉じられることに
なる。このようにして全画素のアドレスについてウィン
ドウの始点、終点を表すデータをCPUより設定する。
ウィンドウlとウィンドウ4が開かれることを示す。ア
ドレス2ではデータは0100なのでウィンドウ2が開
かれることを示す、アドレス3ではデータは0001と
なる。ウィンドウ4はアドレスlで既に開かれているの
でこのデータは終点を表しこれにより閉じられることに
なる。このようにして全画素のアドレスについてウィン
ドウの始点、終点を表すデータをCPUより設定する。
なお、データを書き込むアドレスは、画素アドレスと同
じになるようにハードウェアで組み込むことにより、始
点、終点相当の画素アドレスと同じアドレスを指定する
ことになる0次にステップ33でメモリ1のアドレスバ
スを画素アドレスバスにし、データバスをパスバッファ
4に接続するようセレクタ2とパスバッファ3.4のゲ
ートを切り替える。これにより、メモリ1へのウィンド
ウ設定情報の書き込みが終了し、画素アドレスによるメ
モリ1へのアクセスが可能となる0次に画素アドレスに
よるメモリ1へのアクセスとウィンドウの設定、閉鎖に
ついて第1図、第4図を用いて説明する0画素アドレス
によりメモリ1のデータが読み出される。このデータの
各ビットは対応するフリップ・フロップ51〜5Nにク
ロックとして入力され、最初に0から1に変化した際、
つまり対象ウィンドウの始点に達した時にそのウィンド
ウに対応するフリップ・フロップ5にの出力Qは1に変
化する。そしてそのフリップ・フロップ5にへの入力が
0から1に変化するとき、つまりウィンドウの終点に達
したときフリップ・フロップ5にの出力Qは0に変化す
る。これにより画素アドレスがウィンドウ内にあるとき
フリップ・フロップ5にの出力Qは1となり、ウィンド
ウ外にあるときは0となる。第4図はこの状況を示す。
じになるようにハードウェアで組み込むことにより、始
点、終点相当の画素アドレスと同じアドレスを指定する
ことになる0次にステップ33でメモリ1のアドレスバ
スを画素アドレスバスにし、データバスをパスバッファ
4に接続するようセレクタ2とパスバッファ3.4のゲ
ートを切り替える。これにより、メモリ1へのウィンド
ウ設定情報の書き込みが終了し、画素アドレスによるメ
モリ1へのアクセスが可能となる0次に画素アドレスに
よるメモリ1へのアクセスとウィンドウの設定、閉鎖に
ついて第1図、第4図を用いて説明する0画素アドレス
によりメモリ1のデータが読み出される。このデータの
各ビットは対応するフリップ・フロップ51〜5Nにク
ロックとして入力され、最初に0から1に変化した際、
つまり対象ウィンドウの始点に達した時にそのウィンド
ウに対応するフリップ・フロップ5にの出力Qは1に変
化する。そしてそのフリップ・フロップ5にへの入力が
0から1に変化するとき、つまりウィンドウの終点に達
したときフリップ・フロップ5にの出力Qは0に変化す
る。これにより画素アドレスがウィンドウ内にあるとき
フリップ・フロップ5にの出力Qは1となり、ウィンド
ウ外にあるときは0となる。第4図はこの状況を示す。
フリップ・フロラ151に対応するウィンドウ1は、ア
ドレス1でデータがOより1となったのでウィンドウl
が設定され、アドレス14でデータが0より1に変化し
たため、ウィンドウ1は閉ざされる。
ドレス1でデータがOより1となったのでウィンドウl
が設定され、アドレス14でデータが0より1に変化し
たため、ウィンドウ1は閉ざされる。
同様にウィンドウ2はアドレス2で設定されアドレス5
で閉鎖され、アドレス8で再度設定されアドレス11で
閉鎖されている0次にメモリ1に設定したデータを変更
する場合には、既に設定しであるデータをゼロにクリア
してから新たに第3図で説明した方法で再設定する。な
お、データ設定ミスなどによりウィンドウの始点、終点
の順番が狂ったような場合に備え、フリップ・フロップ
51〜5Nに、画素データライン終了毎にクリア信号を
1パルス入力し、出力をリセットするようにしている。
で閉鎖され、アドレス8で再度設定されアドレス11で
閉鎖されている0次にメモリ1に設定したデータを変更
する場合には、既に設定しであるデータをゼロにクリア
してから新たに第3図で説明した方法で再設定する。な
お、データ設定ミスなどによりウィンドウの始点、終点
の順番が狂ったような場合に備え、フリップ・フロップ
51〜5Nに、画素データライン終了毎にクリア信号を
1パルス入力し、出力をリセットするようにしている。
なお、本実施例では理解を容易にするため一次元的なも
のについて説明したが、第1図に示すウィンドウ設定回
路を2回路設けることにより二次元的な画像処理をする
ことができる。また画素アドレスとメモリアドレスを1
対1で対応させていたが、あまり細かなウィンドウの設
定が必要でない場合には、2対1. 4対1などにして
もよい。
のについて説明したが、第1図に示すウィンドウ設定回
路を2回路設けることにより二次元的な画像処理をする
ことができる。また画素アドレスとメモリアドレスを1
対1で対応させていたが、あまり細かなウィンドウの設
定が必要でない場合には、2対1. 4対1などにして
もよい。
以上の説明から明らかなように、本実施例によれば、メ
モリ1のデータが0から1に変化することによりウィン
ドウを設定、閉鎖することができるので、ウィンドウ領
域が重さならずlの設定が連続しないようデータを設定
すればウィンドウの設定、閉鎖信号を同一フリップ・フ
ロップ51〜5Nに何回でも出力させることが可能であ
る。
モリ1のデータが0から1に変化することによりウィン
ドウを設定、閉鎖することができるので、ウィンドウ領
域が重さならずlの設定が連続しないようデータを設定
すればウィンドウの設定、閉鎖信号を同一フリップ・フ
ロップ51〜5Nに何回でも出力させることが可能であ
る。
以上述べたように本発明によれば、各ウィンドウ設定に
共通する部品を設はウィンドウ数に比例して増加する部
品を少なくしたのでコンパクトなウィンドウ設定回路を
実現することができる。
共通する部品を設はウィンドウ数に比例して増加する部
品を少なくしたのでコンパクトなウィンドウ設定回路を
実現することができる。
第1図は本発明の一実施例の構成を示す回路図、第2図
は第1図に示す回路と画像処理システム全体との関係を
示すブロック図、第3図は実施例の動作を示すフローチ
ャート、第4図は実施例の動作を示すタイミングチャー
ト、第5図は従来例を示す回路図である。 1−一一メモリ、 2−m−セレクタ、 3.4−m−バスバッファ、 51〜5 N−m−フリップ・フロップ・6−−−イン
バータ、 7−−−ウインドウ設定回路。 出願代理人 弁理士 鈴 江 第 2 図 第 図
は第1図に示す回路と画像処理システム全体との関係を
示すブロック図、第3図は実施例の動作を示すフローチ
ャート、第4図は実施例の動作を示すタイミングチャー
ト、第5図は従来例を示す回路図である。 1−一一メモリ、 2−m−セレクタ、 3.4−m−バスバッファ、 51〜5 N−m−フリップ・フロップ・6−−−イン
バータ、 7−−−ウインドウ設定回路。 出願代理人 弁理士 鈴 江 第 2 図 第 図
Claims (1)
- 画素のアドレスに対応したウィンドウ設定情報を記憶す
る記憶手段と、該記憶手段にウィンドウ設定情報を書き
込む状態とこの書き込んだウィンドウ設定情報を読み出
す状態とを切り替える切替手段と、前記記憶手段から読
み出したウィンドウ設定情報を保持するウィンドウ毎に
設けられた保持手段とを備えたことを特徴とするウィン
ドウ設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2039860A JPH03243992A (ja) | 1990-02-22 | 1990-02-22 | ウインドウ設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2039860A JPH03243992A (ja) | 1990-02-22 | 1990-02-22 | ウインドウ設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03243992A true JPH03243992A (ja) | 1991-10-30 |
Family
ID=12564729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2039860A Pending JPH03243992A (ja) | 1990-02-22 | 1990-02-22 | ウインドウ設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03243992A (ja) |
-
1990
- 1990-02-22 JP JP2039860A patent/JPH03243992A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0612863A (ja) | デュアルポートdram | |
| US3824562A (en) | High speed random access memory shift register | |
| EP0520836A2 (en) | Apparatus for simultaneous write access to a single bit memory | |
| JPH0547174A (ja) | マルチポートメモリ | |
| JPS6029855A (ja) | アドレス制御方式 | |
| JPH05134007A (ja) | 半導体集積論理回路 | |
| US6757752B2 (en) | Micro controller development system | |
| KR100199190B1 (ko) | 데이타 포착회로 | |
| JP2769384B2 (ja) | 演算制御icおよび情報処理装置 | |
| JPS61185789A (ja) | 縮小及び拡大制御方式 | |
| JP2953169B2 (ja) | データ処理装置 | |
| KR100198938B1 (ko) | 최소값/최대값 선택장치 | |
| JPS58149540A (ja) | 制御記憶装置 | |
| JPH01199248A (ja) | バッファメモリ装置 | |
| JPH07210449A (ja) | デュアルポートramアクセス回路 | |
| JPH08329670A (ja) | 半導体装置 | |
| JPS6316329A (ja) | 演算装置のデ−タ送出回路 | |
| JPH06325196A (ja) | バーコード読み取り装置 | |
| JPH0821076B2 (ja) | 画像データ制御装置 | |
| JPS62286132A (ja) | スキヤンパス方式 | |
| JPH01178198A (ja) | メモリ集積回路 | |
| JPH01233515A (ja) | 情報処理装置 | |
| JPS638497B2 (ja) | ||
| JPH0561804A (ja) | マイクロコンピユータ | |
| JPS60181972A (ja) | マスク演算装置 |