JPH03246928A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03246928A JPH03246928A JP2044709A JP4470990A JPH03246928A JP H03246928 A JPH03246928 A JP H03246928A JP 2044709 A JP2044709 A JP 2044709A JP 4470990 A JP4470990 A JP 4470990A JP H03246928 A JPH03246928 A JP H03246928A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- semiconductor substrate
- semiconductor
- positive type
- positive resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に詳細には、
リソグラフィ工程に特徴のある半導体装置の製造方法に
関する。
リソグラフィ工程に特徴のある半導体装置の製造方法に
関する。
集積回路を形成する際、まず半導体ウェー／＼上にレジ
ストを塗布し、所定のパターンを持ったマスクを介して
露光し、その後現像することによりレジストパターンを
形成し、このレジストノくターンを利用して半導体ウェ
ー／％上に所定のノくターン等を形成している。そして
、このノくターン形成ζこ際しては、まず、半導体基板
上にポジ型レジストをスピンコード法で塗布し、その後
、露光装置でマスクを介して光を照射し、所定の部分に
光エネルギーを注入し、この光エネルギーによりレジス
トに光化学反応を起こさせ潜像部を形成して（為る。
ストを塗布し、所定のパターンを持ったマスクを介して
露光し、その後現像することによりレジストパターンを
形成し、このレジストノくターンを利用して半導体ウェ
ー／％上に所定のノくターン等を形成している。そして
、このノくターン形成ζこ際しては、まず、半導体基板
上にポジ型レジストをスピンコード法で塗布し、その後
、露光装置でマスクを介して光を照射し、所定の部分に
光エネルギーを注入し、この光エネルギーによりレジス
トに光化学反応を起こさせ潜像部を形成して（為る。
このスピンコード法では、半導体ウェー／％の集積回路
形成面上にレジストを滴下し、半導体ウェーハの裏面を
回転テーブル上に真空で吸着固定し、高速で回転させる
ことより、半導体ウエーノ１の全面に塗布している。
形成面上にレジストを滴下し、半導体ウェーハの裏面を
回転テーブル上に真空で吸着固定し、高速で回転させる
ことより、半導体ウエーノ１の全面に塗布している。
その後、この潜像部を水溶液にて解像現像し、レジスト
パターンを形成し、このレジストノ（ターンを利用して
半導体ウエーノ＼上に集積回路を形成している。
パターンを形成し、このレジストノ（ターンを利用して
半導体ウエーノ＼上に集積回路を形成している。
このスピンコート法によるレジストの塗布では、半導体
ウェーハの塗布すべき面、すなわち集積回路形成面から
ウェーハエツジを経て、半導体ウェーハの裏面側に回り
込む現象が発生する。そして、裏面側にレジストを残し
た状態で、後の処理を行うと、このレジストが剥がれ、
ダストの発生源となり半導体チップ製作の歩留まり低下
の原因となる。そこで、従来はスピンコードの際、つ工
−ハの裏面側からレジストの溶媒を吹き付け、ウェーハ
エツジを経て回り込んだレジストを除去している。しか
し、この方法では、吹き付けた溶媒がスピンチャック部
と半導体ウェーハの裏面との間に侵入し、チャック真空
系を劣化させ、真空吸着力を下げウェーハが回転中にス
ピンチャック部から外れ破損するという問題があった。
ウェーハの塗布すべき面、すなわち集積回路形成面から
ウェーハエツジを経て、半導体ウェーハの裏面側に回り
込む現象が発生する。そして、裏面側にレジストを残し
た状態で、後の処理を行うと、このレジストが剥がれ、
ダストの発生源となり半導体チップ製作の歩留まり低下
の原因となる。そこで、従来はスピンコードの際、つ工
−ハの裏面側からレジストの溶媒を吹き付け、ウェーハ
エツジを経て回り込んだレジストを除去している。しか
し、この方法では、吹き付けた溶媒がスピンチャック部
と半導体ウェーハの裏面との間に侵入し、チャック真空
系を劣化させ、真空吸着力を下げウェーハが回転中にス
ピンチャック部から外れ破損するという問題があった。
本発明は上記問題点を解決し、半導体ウェーハの裏面に
レジストを残すことなく除去できる半導体装置の製造方
法を提供することを目的とする。
レジストを残すことなく除去できる半導体装置の製造方
法を提供することを目的とする。
本発明の半導体装置の製造方法では、半導体基板にポジ
型レジストを塗布する工程と、塗布されたポジ型レジス
トを所定のパターンを有するマスクを介して露光し潜像
を形成する工程と、ポジ型レジストが塗布された面と反
対の面を全面露光する工程と、半導体基板上のポジ型レ
ジストを現像する工程とを含むことを特徴とする。
型レジストを塗布する工程と、塗布されたポジ型レジス
トを所定のパターンを有するマスクを介して露光し潜像
を形成する工程と、ポジ型レジストが塗布された面と反
対の面を全面露光する工程と、半導体基板上のポジ型レ
ジストを現像する工程とを含むことを特徴とする。
本発明の製造方法では、レジスト塗布後、その塗布面の
裏面を全面露光している。この露光により裏面側に付着
したレジストを全て潜像化し、その後の現像にて完全に
除去できる。これにより、裏面側に付着したレジストに
よる半導体チップの製造歩留まり低下を防止する。
裏面を全面露光している。この露光により裏面側に付着
したレジストを全て潜像化し、その後の現像にて完全に
除去できる。これにより、裏面側に付着したレジストに
よる半導体チップの製造歩留まり低下を防止する。
以下図面を参照しつつ本発明に従う実施例について説明
する。
する。
同一符号を付した要素は同一機能を有するため重複する
説明は省略する。
説明は省略する。
第１図は本発明に従う一実施例である半導体装置の製造
方法の特徴部分の工程図を示す。
方法の特徴部分の工程図を示す。
この第１図に示すように、実施例の半導体製造方法は、
リソグラフィ工程の一部に特徴を有し、ポジ型レジスト
塗布工程１と、パターン転写露光工程２と、裏面全面露
光工程３と、現像工程４とを含んでいる。上記工程群は
半導体装置の製造において使用するりソゲラフイエ程の
レジスト塗布、露光、現像工程に代えて使用できる。
リソグラフィ工程の一部に特徴を有し、ポジ型レジスト
塗布工程１と、パターン転写露光工程２と、裏面全面露
光工程３と、現像工程４とを含んでいる。上記工程群は
半導体装置の製造において使用するりソゲラフイエ程の
レジスト塗布、露光、現像工程に代えて使用できる。
以下、上記工程群の各工程について具体的に説明する。
まず、リソグラフィ工程を実施する際、第２図（ａ）に
示すように、最初に半導体基板全体にポジ型レジストを
塗布する。この塗布の方法は、半導体基板１０をスピン
ヘッド１２上に水平に載置する。そして、このスピンヘ
ッド１２の上面上に設けた穴を真空引きし、半導体基板
１の裏面をスピンヘッド１２の上面に真空吸着する。次
に、半導体基板１の中心部近傍の上方からポジ型レジス
トを滴下し、滴下後、スピンヘッド１２を高速で回転さ
せ、半導体基板１０上に一様に塗布する。
示すように、最初に半導体基板全体にポジ型レジストを
塗布する。この塗布の方法は、半導体基板１０をスピン
ヘッド１２上に水平に載置する。そして、このスピンヘ
ッド１２の上面上に設けた穴を真空引きし、半導体基板
１の裏面をスピンヘッド１２の上面に真空吸着する。次
に、半導体基板１の中心部近傍の上方からポジ型レジス
トを滴下し、滴下後、スピンヘッド１２を高速で回転さ
せ、半導体基板１０上に一様に塗布する。
次に、パターン転写露光工程２では、第２図（ｂ）に示
すように、ポジ型レジストが塗布された半導体基板１０
上に所定のパターン３０を有するマスク３１を近接させ
、露光装置（図示せず）を用いて露光する。この露光に
より、マスク３１上に設けられたパターン３０の部分で
は露光装置からの光Ａは透過せず、半導体基板１０上の
ポジ型レジストには到達しない。一方、マスク上でパタ
ーンのない部分３２の部分では光Ａが透過し、半導体基
板上のポジ型レジストに到達し、光化学反応を起させる
。これにより光の当たった部分のポジ型レジストは、後
の現像処理で溶解され、除去される。
すように、ポジ型レジストが塗布された半導体基板１０
上に所定のパターン３０を有するマスク３１を近接させ
、露光装置（図示せず）を用いて露光する。この露光に
より、マスク３１上に設けられたパターン３０の部分で
は露光装置からの光Ａは透過せず、半導体基板１０上の
ポジ型レジストには到達しない。一方、マスク上でパタ
ーンのない部分３２の部分では光Ａが透過し、半導体基
板上のポジ型レジストに到達し、光化学反応を起させる
。これにより光の当たった部分のポジ型レジストは、後
の現像処理で溶解され、除去される。
次の裏面全面露光工程３では、第２図（Ｃ）に示すよう
に、半導体基板１０の裏面側、すなわちポジ型レジスト
を塗布しなかった面を露光装置（図示せず）にて光Ｂを
照射する。この光照射により、裏面側に付着したポジ型
レジスト１４は、全て光化学反応し、現像処理にて溶解
可能になる。
に、半導体基板１０の裏面側、すなわちポジ型レジスト
を塗布しなかった面を露光装置（図示せず）にて光Ｂを
照射する。この光照射により、裏面側に付着したポジ型
レジスト１４は、全て光化学反応し、現像処理にて溶解
可能になる。
次の現像工程４では、半導体基板１０表面及び裏面に現
像液をスプレーあるいは現像液に浸漬する等の方法によ
り、光化学反応した部分を溶解除去する。
像液をスプレーあるいは現像液に浸漬する等の方法によ
り、光化学反応した部分を溶解除去する。
このような処理をすることにより、半導体基板裏面にレ
ジストを残すことなく処理できる。
ジストを残すことなく処理できる。
本発明は上記実施例に限定されず種々の変形例が考えら
れ得る。
れ得る。
具体的には、上記実施例のポジ型レジスト塗布工程、現
像工程のあとに、ベーク工程をいれてもよい。また現像
工程の後にリンス工程を行うようにしてもよい。
像工程のあとに、ベーク工程をいれてもよい。また現像
工程の後にリンス工程を行うようにしてもよい。
また、露光方法についても、コンタクト露光方式、プロ
キシミティ露光方式、反射式投影露光方式、縮小投影露
光方式のいずれを用いてもよい。
キシミティ露光方式、反射式投影露光方式、縮小投影露
光方式のいずれを用いてもよい。
また、半導体基板の表裏面の露光順序は、いずれが先に
なってもよいし、また同時に行うようにしてもよい。
なってもよいし、また同時に行うようにしてもよい。
本発明の半導体装置の製造方法では、先に説明したよう
に、裏面側を全面露光しているため、裏面側に回り込ん
だポジ型レジストを現像処理にて完全に除去できる。こ
れにより半導体基板の裏面側に残存するレジスト飛散に
よるダストの発生、プロセス装置への汚染を防止でき、
ひいては半導体チップの歩留まり低下を防止できる。
に、裏面側を全面露光しているため、裏面側に回り込ん
だポジ型レジストを現像処理にて完全に除去できる。こ
れにより半導体基板の裏面側に残存するレジスト飛散に
よるダストの発生、プロセス装置への汚染を防止でき、
ひいては半導体チップの歩留まり低下を防止できる。
第１図は本発明に従う一実施例の半導体装置の製造方法
の工程図及び第２図は第１図に示す各工程の具体方法を
説明する図である。 １０・・・半導体基板、１１・・・スピンヘッド、１２
・・・ポジ型レジスト、１３・・・フォトマスク。
の工程図及び第２図は第１図に示す各工程の具体方法を
説明する図である。 １０・・・半導体基板、１１・・・スピンヘッド、１２
・・・ポジ型レジスト、１３・・・フォトマスク。
Claims (1)
- 【特許請求の範囲】 半導体基板にポジ型レジストを塗布する工程と、前記
塗布されたポジ型レジストを所定のパターンを有するマ
スクを介して露光する工程と、前記ポジ型レジストが塗
布された面と反対の面を全面露光する工程と、 前記半導体基板上のポジ型レジストを現像する工程とを
含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2044709A JPH03246928A (ja) | 1990-02-26 | 1990-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2044709A JPH03246928A (ja) | 1990-02-26 | 1990-02-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03246928A true JPH03246928A (ja) | 1991-11-05 |
Family
ID=12698949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2044709A Pending JPH03246928A (ja) | 1990-02-26 | 1990-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03246928A (ja) |
-
1990
- 1990-02-26 JP JP2044709A patent/JPH03246928A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09326361A (ja) | レジスト現像処理方法 | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JPS5898733A (ja) | 現像装置 | |
| JPS58159535A (ja) | 感光性樹脂塗布装置 | |
| JPS62142321A (ja) | ウエハ−処理装置 | |
| JPS60195546A (ja) | マスク用基板 | |
| JPH0364758A (ja) | フォトレジスト剥離方法 | |
| JPH06110214A (ja) | レジストパターンの形成方法 | |
| JPS63234530A (ja) | レジスト周辺除去装置 | |
| JPH02295107A (ja) | 半導体装置の製造方法 | |
| JPS61226750A (ja) | 半導体装置の製造方法 | |
| JPS62114225A (ja) | レジスト現像装置 | |
| EP0504759A1 (en) | Photoresist pattern-forming process suitable for integrated circuit production | |
| JP2857272B2 (ja) | ウエハ上の不要レジスト露光装置 | |
| JP2610601B2 (ja) | ウエハ周辺露光装置 | |
| CN118244584A (zh) | 改善洗边工艺中光刻胶残留的方法 | |
| JPH01125828A (ja) | レジスト現像装置 | |
| JPH02103046A (ja) | 半導体製造用マスクの製作方法及びハードマスクブランク載置台 | |
| JPH03123019A (ja) | フォトレジスト膜形成方法 | |
| JPS61137320A (ja) | ウエハ処理装置 | |
| JPH02271625A (ja) | ウエットエッチング方法 | |
| JPH0831713A (ja) | 感光性組成物塗布方法及びパターン形成方法 | |
| JPH0379022A (ja) | ウエハ基板のパターン形成方法 | |
| JPS63316055A (ja) | 半導体装置の製造方法 | |
| JPS6273744A (ja) | 金属配線パタ−ンの形成方法 |