JPH02103046A - 半導体製造用マスクの製作方法及びハードマスクブランク載置台 - Google Patents
半導体製造用マスクの製作方法及びハードマスクブランク載置台Info
- Publication number
- JPH02103046A JPH02103046A JP63256612A JP25661288A JPH02103046A JP H02103046 A JPH02103046 A JP H02103046A JP 63256612 A JP63256612 A JP 63256612A JP 25661288 A JP25661288 A JP 25661288A JP H02103046 A JPH02103046 A JP H02103046A
- Authority
- JP
- Japan
- Prior art keywords
- hard mask
- mask blank
- film
- conductor
- grounded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
（産業上の利用分野）
本発明は、ハードマスクブランクを用いて半導体製造用
マスクを製作する方法、及びハードマスクブランクを載
置する台に関するものである。
マスクを製作する方法、及びハードマスクブランクを載
置する台に関するものである。
（従来の技術）
半導体装置を製造する際に、ハードマスクブランクを用
いてマスクを製作することが行われる。
いてマスクを製作することが行われる。
このハードマスクブランクは第５図に示されるようなも
のである。ガラス基板２の表面に、遮光剤としてのクロ
ムが約８０〜１５０ｎｓの厚さに被着されてクロム＠３
が形成されている。さらにその表面に電子感応レジスト
として例えばポリメチルメタクリレート（ＰＭＭＡ）が
約６０００Ａの厚さに塗布され、レジストのガラス転移
点以上の温度（約１８０℃）で加熱されてレジスト膜４
が形成されている。
のである。ガラス基板２の表面に、遮光剤としてのクロ
ムが約８０〜１５０ｎｓの厚さに被着されてクロム＠３
が形成されている。さらにその表面に電子感応レジスト
として例えばポリメチルメタクリレート（ＰＭＭＡ）が
約６０００Ａの厚さに塗布され、レジストのガラス転移
点以上の温度（約１８０℃）で加熱されてレジスト膜４
が形成されている。
このようなハードマスクブランク１を用いて、半導体製
造用マスクを製作する方法について第６図を参照して説
明する。まず第６図（ａ）のように、ハードマスクブラ
ンク１のレジスト膜４表面に、最適のドーズ量で電子線
を所望のパターンに従って照射する。
造用マスクを製作する方法について第６図を参照して説
明する。まず第６図（ａ）のように、ハードマスクブラ
ンク１のレジスト膜４表面に、最適のドーズ量で電子線
を所望のパターンに従って照射する。
次に、現像液中にハードマスクブランク１を入れて現像
処理を行う。この場合に、電子感応レジストがポジレジ
ストであれば、電子線照射部は主鎖及び側鎖が切断され
て平均分子量が低下し、現像液に溶解する。これにより
、第６図（ｂ）のようなバターニングされたレジスト膜
４ａが形成される。その後、溶解したレジストが再付着
するのを防ぐため、リンスを行う。次に、現像液に浸し
たことによってレジストの硬度及び付着力が低下してい
るため、ハードマスクブランク１を約１２０℃に加熱す
る。
処理を行う。この場合に、電子感応レジストがポジレジ
ストであれば、電子線照射部は主鎖及び側鎖が切断され
て平均分子量が低下し、現像液に溶解する。これにより
、第６図（ｂ）のようなバターニングされたレジスト膜
４ａが形成される。その後、溶解したレジストが再付着
するのを防ぐため、リンスを行う。次に、現像液に浸し
たことによってレジストの硬度及び付着力が低下してい
るため、ハードマスクブランク１を約１２０℃に加熱す
る。
その後エツチングを行ってクロム膜３をレジスト膜４ａ
と同一パターンにパターニングして、第６図（Ｃ）に示
されたようなりロム膜３ａとした。
と同一パターンにパターニングして、第６図（Ｃ）に示
されたようなりロム膜３ａとした。
そしてレジスト膜４ａを除去して、所望パターンに形成
された遮光膜であるクロム膜３ａと、ガラス２から成る
半導体製造用マスク１ｃとした。
された遮光膜であるクロム膜３ａと、ガラス２から成る
半導体製造用マスク１ｃとした。
（発明が解決しようとした課題）
しかしこのようにして半導体製造用マスクを製作する場
合に、以下のような問題があった。電子線４１をレジス
ト膜４に照射すると、レジスト膜４は絶縁体であるため
表面に電荷が蓄積する。この場合に、第７図に示される
ようにドーズ量に比例して静電気量が増大する。この電
荷の存在によってレジスト膜４．４ａの表面上に大気中
の塵埃等が付着する。このことは第８図に示されるよう
にドーズ量の増加と共に静電気量も増大してダスト数が
増えることからも明らかである。またこの付着したダス
ト数は、第９図に示されるように、照射部面積に比例し
て増加する。この結果、ポジ型レジストにおいては現像
残りが生じ、クロム膜３のうちエツチングされるべき部
分が残って黒糸欠陥を誘因することとなっていた。
合に、以下のような問題があった。電子線４１をレジス
ト膜４に照射すると、レジスト膜４は絶縁体であるため
表面に電荷が蓄積する。この場合に、第７図に示される
ようにドーズ量に比例して静電気量が増大する。この電
荷の存在によってレジスト膜４．４ａの表面上に大気中
の塵埃等が付着する。このことは第８図に示されるよう
にドーズ量の増加と共に静電気量も増大してダスト数が
増えることからも明らかである。またこの付着したダス
ト数は、第９図に示されるように、照射部面積に比例し
て増加する。この結果、ポジ型レジストにおいては現像
残りが生じ、クロム膜３のうちエツチングされるべき部
分が残って黒糸欠陥を誘因することとなっていた。
またレジスト膜４，４ａの帯ｆｌｓＥｌｋは第１０図に
示されるように、時間が経過してもあまり減衰しないた
め、付着した塵埃は容易にはとれず、上述のような欠陥
を招いていた。
示されるように、時間が経過してもあまり減衰しないた
め、付着した塵埃は容易にはとれず、上述のような欠陥
を招いていた。
本発明は上記事情に鑑み、ハードマスクブランクのレジ
スト膜表面への塵埃の付着を防ぐことにより、半導体製
造用マスクを製作する際に欠陥が生じるのを防止しつる
製作方法、及びその製作過程で使用するハードマスクブ
ランク載置台を提供することを目的とした。
スト膜表面への塵埃の付着を防ぐことにより、半導体製
造用マスクを製作する際に欠陥が生じるのを防止しつる
製作方法、及びその製作過程で使用するハードマスクブ
ランク載置台を提供することを目的とした。
（課題を解決するための手段）
本発明の半導体製造用マスクの製作方法は、露光済みの
前記ハードマスクブランク表面のレジスト膜の電位を大
地と同電位に保った状態で処理を行うことを特徴として
いる。
前記ハードマスクブランク表面のレジスト膜の電位を大
地と同電位に保った状態で処理を行うことを特徴として
いる。
この場合に、前記ハードマスクブランク内の導体膜のう
ち前記ハードマスクブランク側面に露出した部分を接地
することによって前記レジスト膜の電位を大地と同電位
に保つことができる。
ち前記ハードマスクブランク側面に露出した部分を接地
することによって前記レジスト膜の電位を大地と同電位
に保つことができる。
本発明のハードマスクブランク載置台は、／１−ドマス
クブランクが載置される底板部と、前記底板部の周囲に
設けられた側壁部とを備え、前記側壁部は前記ハードマ
スクブランク内の導体膜のうち前記ハードマスクブラン
ク側面に露出した部分に接触する導体部を有し、前記導
体部は接地されていることを特徴としている。
クブランクが載置される底板部と、前記底板部の周囲に
設けられた側壁部とを備え、前記側壁部は前記ハードマ
スクブランク内の導体膜のうち前記ハードマスクブラン
ク側面に露出した部分に接触する導体部を有し、前記導
体部は接地されていることを特徴としている。
また本発明のハードマスクブランク載置台として、前記
底板部とその周囲に設けられた側壁部とを備え、この側
壁部に弾性体を介して取り付けられ前記ハードマスク内
の導体膜のうち前記ノ＼−ドマスクブランク側面に露出
した部分に導体部が接触した状態で前記ハードマスクブ
ランク側面を押圧する手段とを備え、前記抑圧手段の前
記導体部が接地されていることを特徴としたものであっ
てもよい。
底板部とその周囲に設けられた側壁部とを備え、この側
壁部に弾性体を介して取り付けられ前記ハードマスク内
の導体膜のうち前記ノ＼−ドマスクブランク側面に露出
した部分に導体部が接触した状態で前記ハードマスクブ
ランク側面を押圧する手段とを備え、前記抑圧手段の前
記導体部が接地されていることを特徴としたものであっ
てもよい。
また前記底板部を回転自在な状態に支持し、かつ接地さ
れた接地部を有する支持台をさらに備え、接地されてい
る前記導体部と前記接地部とを電気的な接続状態を保つ
ように構成されたものであってもよい。
れた接地部を有する支持台をさらに備え、接地されてい
る前記導体部と前記接地部とを電気的な接続状態を保つ
ように構成されたものであってもよい。
（作 用）
露光済みのハードマスクブランク表面のレジスト膜の電
位を大地と同電位に保った状態で処理を行うことにより
、レジスト膜表面に電荷が蓄積せず、従って塵埃等の付
着が防止される。
位を大地と同電位に保った状態で処理を行うことにより
、レジスト膜表面に電荷が蓄積せず、従って塵埃等の付
着が防止される。
このレジスト膜の電位を大地と同電位に保つには、ハー
ドマスクブランク内の導体膜のうちノ１−ドマスクブラ
ンク側面に露出した部分を接地することによって行うこ
とができる。
ドマスクブランク内の導体膜のうちノ１−ドマスクブラ
ンク側面に露出した部分を接地することによって行うこ
とができる。
この場合に、導体膜のうちＩ＼−ドマスクブランク側面
に露出した部分に、接地されている導体部が接触をする
載置台にハードマスクブランクを載置することによって
、ハードマスクブランクの導体膜及びレジスト膜の電位
が大地と同電位に保たれる。
に露出した部分に、接地されている導体部が接触をする
載置台にハードマスクブランクを載置することによって
、ハードマスクブランクの導体膜及びレジスト膜の電位
が大地と同電位に保たれる。
ここで、接地されている導体部を有した抑圧手段が側壁
に弾性体を介して取付けられている場合には、この導体
部がハードマスクブランク側面の導体膜の部分を押圧し
た状態で接触するため、確実に導体膜の電位を大地と同
電位に保つこととなる。
に弾性体を介して取付けられている場合には、この導体
部がハードマスクブランク側面の導体膜の部分を押圧し
た状態で接触するため、確実に導体膜の電位を大地と同
電位に保つこととなる。
さらに、底面部が回転自在なハードマスクブランク載置
台にハードマスクブランクを載置した場合には、露光後
の処理を行う際に余分なレジスト膜、導体膜及び塵埃等
の除去が容易である。
台にハードマスクブランクを載置した場合には、露光後
の処理を行う際に余分なレジスト膜、導体膜及び塵埃等
の除去が容易である。
（実施例）
以下本発明の一実施例について、図面を参照して説明す
る。本発明の一実施例による半導体製造用マスクの製作
方法は、第６図（ａ）のようにハードマスクブランク１
に電子線４１を照射した後、レジスト膜４の電位を大地
の電位と同じに保った状態で後の処理を進める点が従来
と異なっている。
る。本発明の一実施例による半導体製造用マスクの製作
方法は、第６図（ａ）のようにハードマスクブランク１
に電子線４１を照射した後、レジスト膜４の電位を大地
の電位と同じに保った状態で後の処理を進める点が従来
と異なっている。
クロム膜３の接地は、第１図に示されたような方法で行
う。導電体であるクロム膜３のうちハードマスクブラン
ク側面に露出している部分に電極１１を接触させ、この
電極１１に接続した導電線１２を接地する。
う。導電体であるクロム膜３のうちハードマスクブラン
ク側面に露出している部分に電極１１を接触させ、この
電極１１に接続した導電線１２を接地する。
このようにしてレジスト膜４の電位を大地と同電位に保
つことにより、電子線の照射によって表面に蓄積してい
た電荷が大地へ流れて存在しなくなる。このため、第２
図に示されるように一旦しシスト表面に電荷が蓄積した
場合にも、帯電量をゼロにすることができる。これによ
り、第６図（ｂ）に示された現像処理、さらに第６図（
Ｃ）におけるエツチング、リンス等の処理を行ってもレ
ジスト４，４ａの表面にゴミが静電気によって吸着する
ことがなく、また塵埃等が付着しても容易にこれを除去
することができる。従って、レジスト膜４，４ａ表面へ
の塵埃等の付着が誘発させていたマスクの欠陥を防止す
ることが可能となる。
つことにより、電子線の照射によって表面に蓄積してい
た電荷が大地へ流れて存在しなくなる。このため、第２
図に示されるように一旦しシスト表面に電荷が蓄積した
場合にも、帯電量をゼロにすることができる。これによ
り、第６図（ｂ）に示された現像処理、さらに第６図（
Ｃ）におけるエツチング、リンス等の処理を行ってもレ
ジスト４，４ａの表面にゴミが静電気によって吸着する
ことがなく、また塵埃等が付着しても容易にこれを除去
することができる。従って、レジスト膜４，４ａ表面へ
の塵埃等の付着が誘発させていたマスクの欠陥を防止す
ることが可能となる。
次に、ハードマスクブランク１を第１図のような状態に
保つ本発明の一実施例によるノ＼−ドマスクブランク載
置台２１について第３図を用いて説明する。台２２は凹
形の断面形状を有しており、底面部２２ａにハードマス
クブランク１を載置し、その周辺を側壁部２２ｂがとり
囲んだ形状となっている。このハードマスクブランク１
のレジスト膜４を、次のような構造により接地している
。導電体である２つのビン２３ａ、２３ｂが、それぞれ
ばね２４ａ、２４ｂを介して側壁部２２ｂに取り付けら
れており、ビン２３ａは導電線２５により接地されてい
る。ビン２３ａ、２３ｂは、それぞれハードマスクブラ
ンク１の側面に露出しているクロム膜３を押圧した状態
で接触を保つ。
保つ本発明の一実施例によるノ＼−ドマスクブランク載
置台２１について第３図を用いて説明する。台２２は凹
形の断面形状を有しており、底面部２２ａにハードマス
クブランク１を載置し、その周辺を側壁部２２ｂがとり
囲んだ形状となっている。このハードマスクブランク１
のレジスト膜４を、次のような構造により接地している
。導電体である２つのビン２３ａ、２３ｂが、それぞれ
ばね２４ａ、２４ｂを介して側壁部２２ｂに取り付けら
れており、ビン２３ａは導電線２５により接地されてい
る。ビン２３ａ、２３ｂは、それぞれハードマスクブラ
ンク１の側面に露出しているクロム膜３を押圧した状態
で接触を保つ。
このようにしてハードマスクブランク１を載置すること
により、クロム膜３及びレジスト膜４の電位を大地の電
位と同じに保った状態で現像等の処理を効率よく行うこ
とができる。
により、クロム膜３及びレジスト膜４の電位を大地の電
位と同じに保った状態で現像等の処理を効率よく行うこ
とができる。
第４図は、本発明の他の実施例によるハードマスクブラ
ンク載置台３１の断面を示したものである。第３図に示
されたハードマスクブランク載置台２１と比較し、台３
２を回転台３６により回転自在に支持し、これに伴って
ビン２３ａ、２４ｂに接続された導電線３５を台３２に
内蔵させて接地させた点が異なっている。他の同じ構成
要素には同じ符号を付して説明を省略する。このような
載置台を用いて現像、エツチング等の処理を行った場合
には、台３２を回転させることによって不要なレジスト
やクロム、塵埃等の除去を容易に行うことができるため
、作業性が向上する。
ンク載置台３１の断面を示したものである。第３図に示
されたハードマスクブランク載置台２１と比較し、台３
２を回転台３６により回転自在に支持し、これに伴って
ビン２３ａ、２４ｂに接続された導電線３５を台３２に
内蔵させて接地させた点が異なっている。他の同じ構成
要素には同じ符号を付して説明を省略する。このような
載置台を用いて現像、エツチング等の処理を行った場合
には、台３２を回転させることによって不要なレジスト
やクロム、塵埃等の除去を容易に行うことができるため
、作業性が向上する。
上述した実施例はいずれも一例であって、本発明を限定
するものではない。例えば、本発明の適用対象となるハ
ードマスクブランクは、しゃ光剤としての導体膜を有す
るものであればクロム膜に限らずいずれのハードマスク
ブランクに対しても適用が可能である。またハードマス
クブランクに対する露光は、電子線の照射以外の方法に
より行われたものであってもよい。また、マスクの製作
方法として、第１図のように接地された電極をクロム膜
に接触させて処理を行っているが、レジスト膜の電位を
大地と同電位に保ち得るものであれば、他の方法による
ものであってもよい。さらにハードマスクブランク載置
台としては、ハードマスクブランク側面の導体膜に対し
て、接地された導体部が接触するものであれば第３図、
第４図に示された構造と異なるものであってもよい。
するものではない。例えば、本発明の適用対象となるハ
ードマスクブランクは、しゃ光剤としての導体膜を有す
るものであればクロム膜に限らずいずれのハードマスク
ブランクに対しても適用が可能である。またハードマス
クブランクに対する露光は、電子線の照射以外の方法に
より行われたものであってもよい。また、マスクの製作
方法として、第１図のように接地された電極をクロム膜
に接触させて処理を行っているが、レジスト膜の電位を
大地と同電位に保ち得るものであれば、他の方法による
ものであってもよい。さらにハードマスクブランク載置
台としては、ハードマスクブランク側面の導体膜に対し
て、接地された導体部が接触するものであれば第３図、
第４図に示された構造と異なるものであってもよい。
以上説明したように本発明の半導体製造用マスクの製作
方法は、露光済みのハードマスクブランク表面のレジス
ト膜の電位を大地と同電位に保った状態で処理を行うも
のであるため、レジスト膜表面に電荷が蓄積せず、静電
気による塵埃等の付着が防止され、現像残りなどが招く
マスクの欠陥の発生を防ぐことができる。またこの場合
に、導体膜のうちハードマスクブランク側面に露出して
いる部分に、接地された導体部が接触をするハードマス
クブランク載置台を用いて処理を行うことによって、マ
スクの欠陥の発生防止を図るとともに作業性の向上も達
成することができる。
方法は、露光済みのハードマスクブランク表面のレジス
ト膜の電位を大地と同電位に保った状態で処理を行うも
のであるため、レジスト膜表面に電荷が蓄積せず、静電
気による塵埃等の付着が防止され、現像残りなどが招く
マスクの欠陥の発生を防ぐことができる。またこの場合
に、導体膜のうちハードマスクブランク側面に露出して
いる部分に、接地された導体部が接触をするハードマス
クブランク載置台を用いて処理を行うことによって、マ
スクの欠陥の発生防止を図るとともに作業性の向上も達
成することができる。
第１図は本発明の一実施例による半導体製造用マスクの
製作方法を示す説明図、第２図は同製作方法を用いた場
合におけるハードマスクブランクの帯電量の時間的変化
を示した説明図、第３図は本発明の一実施例によるハー
ドマスクブランク載置台の断面図、第４図は本発明の他
の実施例によるハードマスクブランク載置台の断面図、
第５図は本発明の適用対象となるハードマスクブランク
の断面図、第６図は従来の半導体製造用マスクの製作方
法を示す工程別断面図、第７図は従来の電子線照射にお
けるドーズ量と静電気量との関係を示した説明図、第８
図は従来の電子線照射におけるドーズ量と付むしたダス
トの数との関係を示した説明図、第９図は従来の電子線
を照射した部分としない部分の付着したダストの数の相
違を示した説明図、第１０図は従来のハードマスクブラ
ンクの帯電口の時間に対する変化を示した説明図である
。 １、ｌａ、ｌｂ・・・ハードマスクブランク、１ｃ・・
・半導体製造用マスク、２・・・ガラス基板、３゜３ａ
・・・クロム膜、４．４ａ・・・レジスト膜、１１・・
・電極、１２．２５． ３５・・・導電線、１３・・・
電子線、２１．３１・・・ハードマスクブランク載置台
、２２゜３２−・・台、２２ ａ 、 ３２ ａ−底面
部、２２ｂ。 ３２ ｂ−、−側壁部、２３ ａ 、 ２３ ｂ−ビン
、２４ａ。 ２４ｂ・・・ばね、３６・・・回転台。 出願人代理人 佐 藤 −雄 第５図 Ｉｃ 第６図 第９図 ドーズ１（μＣ／ｃｍ２） 帯電量（−Ｖ） 第１０図
製作方法を示す説明図、第２図は同製作方法を用いた場
合におけるハードマスクブランクの帯電量の時間的変化
を示した説明図、第３図は本発明の一実施例によるハー
ドマスクブランク載置台の断面図、第４図は本発明の他
の実施例によるハードマスクブランク載置台の断面図、
第５図は本発明の適用対象となるハードマスクブランク
の断面図、第６図は従来の半導体製造用マスクの製作方
法を示す工程別断面図、第７図は従来の電子線照射にお
けるドーズ量と静電気量との関係を示した説明図、第８
図は従来の電子線照射におけるドーズ量と付むしたダス
トの数との関係を示した説明図、第９図は従来の電子線
を照射した部分としない部分の付着したダストの数の相
違を示した説明図、第１０図は従来のハードマスクブラ
ンクの帯電口の時間に対する変化を示した説明図である
。 １、ｌａ、ｌｂ・・・ハードマスクブランク、１ｃ・・
・半導体製造用マスク、２・・・ガラス基板、３゜３ａ
・・・クロム膜、４．４ａ・・・レジスト膜、１１・・
・電極、１２．２５． ３５・・・導電線、１３・・・
電子線、２１．３１・・・ハードマスクブランク載置台
、２２゜３２−・・台、２２ ａ 、 ３２ ａ−底面
部、２２ｂ。 ３２ ｂ−、−側壁部、２３ ａ 、 ２３ ｂ−ビン
、２４ａ。 ２４ｂ・・・ばね、３６・・・回転台。 出願人代理人 佐 藤 −雄 第５図 Ｉｃ 第６図 第９図 ドーズ１（μＣ／ｃｍ２） 帯電量（−Ｖ） 第１０図
Claims (1)
- 【特許請求の範囲】 １、ハードマスクブランクを用いて半導体製造用マスク
を製作する工程において、露光済みの前記ハードマスク
ブランク表面のレジスト膜の電位を大地と同電位に保っ
た状態で処理を行うことを特徴とした半導体製造用マス
クの製作方法。 ２、前記ハードマスクブランク内の導体膜のうち前記ハ
ードマスクブランク側面に露出した部分を接地すること
により前記レジスト膜の電位を大地と同電位に保つこと
を特徴とした請求項２記載の半導体製造用マスクの製作
方法。 ３、半導体製造用マスクを製作する工程で用いられるハ
ードマスクブランク載置台において、前記ハードマスク
ブランクが載置される底板部と、前記底板部の周囲に設
けられた側壁部とを備え、前記側壁部は前記ハードマス
クブランク内の導体膜のうち前記ハードマスクブランク
側面に露出した部分に接触する導体部を有し、前記導体
部は接地されていることを特徴としたハードマスクブラ
ンク載置台。 ４、半導体製造用マスクを製作する工程で用いられるハ
ードマスクブランク載置台において、前記ハードマスク
ブランクが載置される底板部と、前記底板部の周囲に設
けられた側壁部と、前記側壁部に弾性体を介して取り付
けられ前記ハードマスク内の導体膜のうち前記ハードマ
スクブランク側面に露出した部分に導体部が接触した状
態で前記ハードマスクブランク側面を押圧する手段とを
備え、前記押圧手段の前記導体部が接地されていること
を特徴としたハードマスクブランク載置台。 ５、前記底板部を回転自在な状態に支持し、かつ接地さ
れた接地部を有する支持台をさらに備え、接地されてい
る前記導体部と前記接地部とは電気的な接続状態を保つ
ように構成されたことを特徴とした請求項３又は４記載
のハードマスクブランク載置台。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256612A JPH02103046A (ja) | 1988-10-12 | 1988-10-12 | 半導体製造用マスクの製作方法及びハードマスクブランク載置台 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256612A JPH02103046A (ja) | 1988-10-12 | 1988-10-12 | 半導体製造用マスクの製作方法及びハードマスクブランク載置台 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02103046A true JPH02103046A (ja) | 1990-04-16 |
Family
ID=17295046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63256612A Pending JPH02103046A (ja) | 1988-10-12 | 1988-10-12 | 半導体製造用マスクの製作方法及びハードマスクブランク載置台 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02103046A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0468274A3 (en) * | 1990-07-12 | 1993-07-28 | Kabushiki Kaisha Toshiba | Method of forming an electrode on a mask for manufacturing semiconductor devices, spinner for applying resist to a semiconductor-manufacturing mask, and mask-housing case |
| JP2002110515A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | パターン描画装置の集塵方法 |
| DE102007041160B4 (de) * | 2006-09-01 | 2015-04-09 | Nuflare Technology, Inc. | Substratabdeckung, und Einrichtung und Verfahren zum Schreiben mit einem Strahl geladener Teilchen |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352073A (en) * | 1976-10-22 | 1978-05-12 | Hoya Denshi Kk | Photomask for ic |
| JPS5446479A (en) * | 1977-09-20 | 1979-04-12 | Mitsubishi Electric Corp | Negative plate for photo mask |
| JPS5741638A (en) * | 1980-08-25 | 1982-03-08 | Fujitsu Ltd | Photomask for electron beam |
| JPS59181330A (ja) * | 1983-03-31 | 1984-10-15 | Nitto Electric Ind Co Ltd | 露光処理方法 |
-
1988
- 1988-10-12 JP JP63256612A patent/JPH02103046A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352073A (en) * | 1976-10-22 | 1978-05-12 | Hoya Denshi Kk | Photomask for ic |
| JPS5446479A (en) * | 1977-09-20 | 1979-04-12 | Mitsubishi Electric Corp | Negative plate for photo mask |
| JPS5741638A (en) * | 1980-08-25 | 1982-03-08 | Fujitsu Ltd | Photomask for electron beam |
| JPS59181330A (ja) * | 1983-03-31 | 1984-10-15 | Nitto Electric Ind Co Ltd | 露光処理方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0468274A3 (en) * | 1990-07-12 | 1993-07-28 | Kabushiki Kaisha Toshiba | Method of forming an electrode on a mask for manufacturing semiconductor devices, spinner for applying resist to a semiconductor-manufacturing mask, and mask-housing case |
| JP2002110515A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | パターン描画装置の集塵方法 |
| DE102007041160B4 (de) * | 2006-09-01 | 2015-04-09 | Nuflare Technology, Inc. | Substratabdeckung, und Einrichtung und Verfahren zum Schreiben mit einem Strahl geladener Teilchen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986876A (en) | Method for making a mask having a sloped relief | |
| JPS6086545A (ja) | マスク保護膜 | |
| JP2863131B2 (ja) | フォトマスクブランクスの製造方法 | |
| JPS5824143A (ja) | フオトマスク | |
| JP3598265B2 (ja) | パターン描画装置の集塵方法 | |
| JPH05100410A (ja) | レチクル | |
| JPS6159506B2 (ja) | ||
| JPH01173717A (ja) | ブランク板 | |
| JPH03255421A (ja) | 液晶表示装置の製造方法 | |
| JPS58132927A (ja) | パタ−ン形成方法 | |
| JPH03103850A (ja) | レチクル | |
| GB2132789A (en) | Method of pattern generation | |
| JPH043044B2 (ja) | ||
| JPS6140102B2 (ja) | ||
| JPS6142259B2 (ja) | ||
| JPS6153849B2 (ja) | ||
| JPS6155663B2 (ja) | ||
| JPH01173718A (ja) | フォトマスクおよびその製造方法 | |
| JPS61262741A (ja) | マスク基板 | |
| JPS594016A (ja) | ハ−ド基板 | |
| JPS63182654A (ja) | ホトマスク製造方法 | |
| JPH02103921A (ja) | パターン形成方法及びパターン形成用マスク | |
| JPS63276052A (ja) | フォトマスク製造方法 | |
| JPS61125019A (ja) | 集積回路製造方法及びその方法に使用する光導電性フオトレジスト複合体 | |
| JPH03246928A (ja) | 半導体装置の製造方法 |