JPH0324729A

JPH0324729A - 半導体装置の製造方法

Info

Publication number: JPH0324729A
Application number: JP15934489A
Authority: JP
Inventors: Naoya Hoshi; 星　直也; Shinichi Ito; 信一伊藤; Shigeki Kayama; 加山　茂樹
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-06-21
Filing date: 1989-06-21
Publication date: 1991-02-01
Anticipated expiration: 2013-05-28
Also published as: JP2760061B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置の製造方法に関する。本発明は任
意の半導体装置の製造に利用することができ、例えば、
メモリーＩＣ等の製造方法として用いることができる。

〔発明の概要〕

本発明は、基板上に配線を備えた半導体装置の製造方法
において、配線上に該配線の膜厚の２０〜７５％の膜厚
のシリコン窒化膜を形成し、次いでエッチバックにより
配線間に前記シリコン窒化膜を残し、次いで保護膜を形
成することによって、シリコン窒化膜の被覆性を良好に
するとともに、エッチバック時に配線に悪影響が与えら
れることを防止したものである。

〔従来の技術〕

半導体装置は、通例、基板上に配線が形成され、この配
線上に絶縁膜を形成して、その配線構造を構威している
。

この場合、第２図に示すように、基板ｌ上に配線２を形
成し、更に、Ｐ−ＳｉＮ（プラズマシリコンナイトライ
ド）から或る絶縁層３ａをオーバーコート層としてＣＶ
Ｄ法等により形成すると、配線２による段差付近におい
て絶縁層３ａに凹部３ｂが出来、この凹部３ｂから配線
２の下部付近にかけて、構造的に弱い部分３Ｃが出来る
ことがある。この部分３Ｃにおいて、外部から水分の侵
入や、コンタミネーションと称される汚染（汚染物質の
侵入）が起きやすい．実際、ＳＥＭによる断面観察では
、わずかにラインが見られる．以下これをタッチモード
と呼ぶ。

タッチモードの発生は、絶縁層３ａの被覆性に基づくと
推定される。つまり、第３図（ａ）に示すように、ＣＶ
Ｄ初期において配線２の下部の段差部にくびれ３ｂ’が
生じ、これがそのまま連続する形で絶縁層３ａが成長す
る結果、凹部３ｂとタフチモードによる弱い部分３Ｃが
生ずると考えられる．特公昭６３　−　３２２６０号公報には、上記のような
凹部２ｂの発生によりその上層に形成する配線が断線す
ることを防止するため、配線上全面に絶縁物を気相戒長
し、異方性エッチングすることにより、該配線側部にｉ
絶縁物を残すことを繰り返して、絶縁物表面の平坦化を
図る技術が提案されている．しかしこの技術は、絶縁物
としてＰＳＧを想定しており、必ずしもシリコン窒化膜
についてそのまま適用できず、かつタフチモードについ
ては考慮していない．その上、本発明者らの検討によれ
ば、エッチバック前の絶縁膜が厚い場合、エッチバック
により絶縁膜下部の配線が消失することが明らかになっ
た．即ち、全面エッチバック技術は、単純に適用するこ
とは難しいのである．〔発明が解決しようとする問題点〕本発明者の検討によれば、第２図の如き構造において、
配線２をアル旦ニウム７０００人厚のアルミニウム配線
（詳しくはＳｉをｌｗｔ％含有のＡＮ−Ｓｔより威り、
特にＴ　ｉ　／　Ｔ　ｉ　Ｎ　／　Ａ　ｌ　＝Ｓｔの積
層構造で各膜厚が３００人／７００人／７０００人の３
層構造としたもの）とし、絶縁層３ａをＰ−ＳｉＮから
形成して、かつこの場合絶縁層３ａを７５００人とする
と、下地の配線２にわずかに消失がみられた．更に、絶
縁層３ａを１μｍとすると、配線２の消失は顕著であっ
た。かかる消失は、ＡＩ！のグレーンが動いて、楔状の
亀裂が生じ、これによりＡ７！が消費されるためと考え
られる。

本発明は、上記事情に基づいてなされたもので、配線上
にシリコン窒化物により膜形戒を行う半導体装置の製造
の際に、タフチモードの発生を防止してこれに伴う不都
合を解決し、かつその場合にエッチバック技術を用いる
こととするが、この場合も該エッチパックにより配線の
消失などの悪影響が生ずることを防止した半導体装置の
製造方法を提供することが目的である。

〔問題点を解決するための手段〕

上記問題点を解決するため、本発明の半導体装置の製造
方法は、基板上に配線を備えた半導体装置の製造方法に
おいて、配線上に該配線の膜厚の２０〜７５％の膜厚の
シリコン窒化膜を形成し、次いでエッチバックを行うこ
とにより配線間に前記シリコン窒化膜を残し、次いで保
護膜を形成する構或としたものである。

本発明において、保護膜としては、保護性能を有する材
質の膜であれば任意に用い得るが、シリコン窒化膜を使
用すると、上記配線上のシリコン窒化膜との密着性も良
好で、連続加工もでき、また保護膜としても良質である
ので、有利である。

〔作　用〕

本発明によれば、配線上にシリコン窒化膜を形成し、エ
ッチバックにより配線間にシリコン窒化膜を残し、次い
で保護膜を形戒することによって、配線上にタッチモー
ドのないシリコン窒化膜を形戒することができ、かつエ
ッチバックについても、上記シリコン窒化膜の膜厚は上
記配線の膜厚の２０〜７５％の膜厚としたことによって
、下部配線の消失が生じないようにできたものである。

本発明は、前述したように、配線上のシリコン窒化膜の
膜厚が大きいと、下部配線にその消失等の悪影響が生じ
ることを本発明者らが発見し、その知見に基づいて種々
検討の結果、シリコン窒化膜の膜厚を上記範囲とするこ
とによって問題が解決できることを知り、本発明に至っ
たものである．なお、本出願人は先に、特開昭６２−２
４２３３１号において、半導体素子の表面保護膜として
シリコン窒化膜とリンシリケートガラスとシリコン窒化
膜の３層構造の膜を用いた半導体装置を提案したが、こ
の技術のみであると配線のルールが厳しい場合、３層構
造から或る被覆は厚くなって、カバレッジ不良をおこし
て成長しにくくなったり、また３層構造にしても、水分
の侵入等は防止できない。しかるに本発明の如くエッチ
バックを用いると、このような３層構造についても有効
で、カバレッジを良好にでき、タッチモードを防止でき
る。

〔実施例〕

以下本発明の一実施例について、第ｌ図を参照して説明
する．なお当然のことではあるが、本発明は図示の実施
例にのみ限定されるものではない．この実施例は、本発
明を、メモリーＩＣの製造プロセスに具体化し、特にそ
のオーバーコート構造の製造工程を改良する形で適用し
たものである．本実施例においては、第１図（ａ）に示
すように、半導体基板（ここではシリコン基板）である
基板１に、アルミニウムから或る配線２１．２２を形成
した．本例では特に、Ｔｉ／ＴｉＮ／Ａ／−Ｓｉの３層
構造の配線２１．２２とし、これを７Ｂ−ｓｔ　　（ｓ
ｔをｌｗｔ％含有するアルミニウムーシリコン合金）を
７０００人、ＴｉＮを７００人、Ｔｉを３００人の厚で
積層して形成した。

かかる配線２１．２２上に、シリコン窒化膜３（本例で
はＰ−ＳｉＮ膜）をＣＶＤにより形成して、第１図（ａ
）の構造を得た。

本例において、シリコン窒化膜３の膜厚は、ｓｏｏｏ人
とした．４５００〜５０００人程度としてもよい。配線
２１．２２がｓｏｏｏ人の膜厚であるので、このシリコ
ン窒化膜３の膜厚は配線２の６２．５％の膜厚に該当す
る。本発明においては、シリコン窒化膜３の膜厚を配Ｘ
２１，２２の膜厚の２０〜７５％とするものであり、本
実施例ではその範囲でも特に好ましい６２．５％とした
ものである。即ち本実施例の構成であると、配線２１．
２２の膜厚８０００Ａについて、シリコン窒化膜３が、
４５００〜５０００人が特に好ましい。

次に、レジスト膜４を堆積して、レジストコートされた
第１図（ｂ）の構造とする。

次に、全面エッチバックして、第１図（Ｃ）に示す如く
少なくとも配線２１と配線２２との間にシリコン窒化膜
３を残す。なお、図中、矢印でエッチパックを模式的に
示す。これにより、シリコン窒化膜３のタソチモードの
問題は解決できる。

タッチモード防止のためには、第１図（ｂ）に示すｌの
所までエッチバックすればよいが、余裕をみて、それよ
りも多くエッチバックしてもよい。

ここで、先きに形成したシリコン窒化膜３の膜厚が厚い
と、配線２１．２２のアルミニウムの消失が生ずるが、
本実施例にあっては、かかる問題は生じず、配線２１．
２２に悪影響は与えられない。

次に本実施例では、薄膜５を形成して第１図（ｄ）の構
造とする。この薄膜５は、次に形戒する保護膜６の接着
性を良好にするためのものであり、保護膜６のはがれを
防止するものであるので、均一で、接着性の良いものが
望ましい。ここでは、Ｐ−ＳｉＮ膜を用い、１０００人
厚でＣＶＤＬた。

４００℃程度の加熱工程を併用するのが好ましい。

但し、上記薄膜５は必ずしも必要ではなく、かかる薄膜
形成工程はなくてもよく、あるいは、これに変えて、第
１図（ｃ）の状態でシンターし、厚いＰ−ＳｉＮ膜を形
戒してもよい。

次に、保護［６を形戒して、第１図（ｅ）の構造とする
．本実施例では、Ｐ−ＳｉＮ膜を用い、これを７５００
人厚で形成した。Ｐ−ＳｉＮ膜であるので、■前工程と
連続したプロセスにするのが容易。■シリコン窒化膜３
との接着性がよく、接着用の薄膜５も形成容易である。

■保護膜としての性能が良好。という利点がある。

このように保護膜６を形成したので、万一仮にシリコン
窒化膜３にタッチモードが出来たとしても、この保護膜
６により水分やその他の汚染分の侵入が確実に防止され
る。

上述の如く本実施例によれば、オーバーコート形戒工程
においてレジストコートを行い、エッチバソクを施して
、ＡＮ配線２１．２２間にシリコン窒化膜３（Ｐ−Ｓｉ
Ｎ）を埋め込み、更にその上に保護膜６（特にＰ−Ｓｉ
Ｎ）を積層する構戒にしたことにより、タフチモードの
問題を解消でき、少なくともその連続性がなくなり、外
部からの水分、汚染の侵入を防止することができ、信頼
性を向上させることができた．また、エッチバックする前のシリコン窒化膜３（Ｐ−Ｓ
ｉＮ　　ＣＶＤ膜）は、５０００人〜２０００人、特に
５０００　Ａとしたので、エッチバックに際しても、配
線に対するダメージ、具体的にはここではアルξニウム
の消失を防ぐことができるものである．第１図は本発明
の一実施例を工程順に断面図で示すものである。第２図
及び第３図は、従来例の問題点を説明するための図面で
ある。

１・・・基板、２１．２２・・・配線、３・・・シリコ
ン窒化膜、６・・・保護膜。

Claims

【特許請求の範囲】１、基板上に配線を備えた半導体装置の製造方法におい
て、前記配線上に、該配線の膜厚の２０〜７５％の膜厚のシ
リコン窒化膜を形成し、次いでエッチバックを行うことにより配線間に前記シリ
コン窒化膜を残し、次いで保護膜を形成する半導体装置の製造方法。