JPH02117154A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02117154A JPH02117154A JP27125188A JP27125188A JPH02117154A JP H02117154 A JPH02117154 A JP H02117154A JP 27125188 A JP27125188 A JP 27125188A JP 27125188 A JP27125188 A JP 27125188A JP H02117154 A JPH02117154 A JP H02117154A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- insulating film
- film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体装置の製造方法に係り、特に半導体集
積回路の多層配線工程において平坦化効果を有する層間
絶縁膜の形成に先立って下層配線を保護する方法に関す
る。
積回路の多層配線工程において平坦化効果を有する層間
絶縁膜の形成に先立って下層配線を保護する方法に関す
る。
（従来の技術）
近年、半導体装置の高集積化に伴い、多層配線技術には
層間絶縁膜による基板上面の平坦化技術が必要になって
きた。この要求に応じる従来の技術として、第４図に示
すように、半導体基板４１上に層間絶縁膜４４を形成す
る時に基板バイアスを印加して平坦化を行うバイアス・
スパッタ法、バイアス・プラズマＣＶＤ （化学気相成
長）法等が挙げられる。
層間絶縁膜による基板上面の平坦化技術が必要になって
きた。この要求に応じる従来の技術として、第４図に示
すように、半導体基板４１上に層間絶縁膜４４を形成す
る時に基板バイアスを印加して平坦化を行うバイアス・
スパッタ法、バイアス・プラズマＣＶＤ （化学気相成
長）法等が挙げられる。
また、この時、層間絶縁膜４４の下層のアルミニウム配
線（あるいは、アルミニウム合金配線も含む）４３を保
護するため、平坦化効果ををする層間絶縁膜４４の形成
に先立って、プラズマＣＶＤ法等によって下層アルミニ
ウム配線４３上に絶縁膜４５を形成する（第５図参照）
こともある。
線（あるいは、アルミニウム合金配線も含む）４３を保
護するため、平坦化効果ををする層間絶縁膜４４の形成
に先立って、プラズマＣＶＤ法等によって下層アルミニ
ウム配線４３上に絶縁膜４５を形成する（第５図参照）
こともある。
なお、第４図および第５図において、４２は半導体基板
表面上に形成された熱酸化膜、４６は層間絶縁膜４４上
の絶縁膜である。
表面上に形成された熱酸化膜、４６は層間絶縁膜４４上
の絶縁膜である。
しかし、前記したように基板バイアスを印加して平坦化
効果を有する層間絶縁膜４４を形成する際、基板バイア
スの印加により生じる正イオンによるスパッタ・エツチ
ング効果を利用しているので、下層のアルミニウム配線
４３の表面および配線中に欠陥が生じる。この欠陥が生
じると、その後のシンク等の熱工程を経ることによって
、下層のアルミニウム配線４３にストレス・マイグレー
ション、エレクトロ令マイグレーションを起こし易くな
り、配線４３の断線等の信頼性上の問題が発生する。
効果を有する層間絶縁膜４４を形成する際、基板バイア
スの印加により生じる正イオンによるスパッタ・エツチ
ング効果を利用しているので、下層のアルミニウム配線
４３の表面および配線中に欠陥が生じる。この欠陥が生
じると、その後のシンク等の熱工程を経ることによって
、下層のアルミニウム配線４３にストレス・マイグレー
ション、エレクトロ令マイグレーションを起こし易くな
り、配線４３の断線等の信頼性上の問題が発生する。
また、前記したように基板バイアスを印加して平坦化効
果を有する層間絶縁膜４４を形成するのに先立って、プ
ラズマＣＶＤ法等によって下層アルミニウム配線４３上
に絶縁膜４５を形成した場合、この絶縁膜４５の膜厚が
１，５００Å以上である時には、上層配線（図示せず）
のステップカバレージの劣化が問題となり、絶縁膜４５
の膜厚が１，５００Å以下である時にも、現在の生産技
術では下地配線（下層のアルミニウム配線４３）にヒロ
ックが多発し、層間耐圧の劣化、線間耐圧の劣化が生じ
るという問題がある。
果を有する層間絶縁膜４４を形成するのに先立って、プ
ラズマＣＶＤ法等によって下層アルミニウム配線４３上
に絶縁膜４５を形成した場合、この絶縁膜４５の膜厚が
１，５００Å以上である時には、上層配線（図示せず）
のステップカバレージの劣化が問題となり、絶縁膜４５
の膜厚が１，５００Å以下である時にも、現在の生産技
術では下地配線（下層のアルミニウム配線４３）にヒロ
ックが多発し、層間耐圧の劣化、線間耐圧の劣化が生じ
るという問題がある。
（発明が解決しようとする課題）
本発明は、上記したように基板バイアスを印加して平坦
化効果を有する層間絶縁膜を形成する際に下層の配線を
保護するための絶縁膜を形成しない場合には、この配線
の表面および配線中に欠陥が生じ、その後の熱工程を経
ることによって上記配線にストレス・マイグレーション
、エレクトロ・マイグレーションを起こし易くなり、配
線の断線等の信頼性上の問題が発生するという問題があ
り、基板バイアスを印加して平坦化効果を有する層間絶
縁膜を形成するのに先立ってプラズマＣＶＤ法等によっ
て下層アルミニウム配線上に絶縁膜を形成した場合には
、この絶縁膜の膜厚が１．５００Å以上である時には、
上層配線のステップカバレージの劣化が問題となり、絶
縁膜の膜厚が１，５００Å以下である時にも、現在の生
産技術では下地配線にヒロックが多発し、層間耐圧の劣
化、線間耐圧の劣化が生じるという問題があるという点
を解決すべくなされたもので、基板バイアスを印加して
平坦化効果を有する層間絶縁膜を形成する際、下層の配
線の信頼性の劣化を防止でき、上層配線のステップカバ
レージの劣化を防止でき、下層配線のヒロックの発生を
抑制でき、層間耐圧の劣化、線間耐圧の劣化を防止でき
る半導体装置の製造方法を提供することを目的とする。
化効果を有する層間絶縁膜を形成する際に下層の配線を
保護するための絶縁膜を形成しない場合には、この配線
の表面および配線中に欠陥が生じ、その後の熱工程を経
ることによって上記配線にストレス・マイグレーション
、エレクトロ・マイグレーションを起こし易くなり、配
線の断線等の信頼性上の問題が発生するという問題があ
り、基板バイアスを印加して平坦化効果を有する層間絶
縁膜を形成するのに先立ってプラズマＣＶＤ法等によっ
て下層アルミニウム配線上に絶縁膜を形成した場合には
、この絶縁膜の膜厚が１．５００Å以上である時には、
上層配線のステップカバレージの劣化が問題となり、絶
縁膜の膜厚が１，５００Å以下である時にも、現在の生
産技術では下地配線にヒロックが多発し、層間耐圧の劣
化、線間耐圧の劣化が生じるという問題があるという点
を解決すべくなされたもので、基板バイアスを印加して
平坦化効果を有する層間絶縁膜を形成する際、下層の配
線の信頼性の劣化を防止でき、上層配線のステップカバ
レージの劣化を防止でき、下層配線のヒロックの発生を
抑制でき、層間耐圧の劣化、線間耐圧の劣化を防止でき
る半導体装置の製造方法を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
本発明の半導体装置の製造方法は、基板バイアスを印加
して平坦化効果を有する層間絶縁膜を半導体基板上に形
成するのに先立って、下層のアルミニウム配線、あるい
はアルミニウム合金配線の表面層をアルミナ化する工程
も含むことを特徴とする。
して平坦化効果を有する層間絶縁膜を半導体基板上に形
成するのに先立って、下層のアルミニウム配線、あるい
はアルミニウム合金配線の表面層をアルミナ化する工程
も含むことを特徴とする。
（作用）
上記半導体装置の製造方法によれば、基板バイアスを印
加して平坦化効果を有する層間絶縁膜を形成する際、こ
れに先立って、下層のアルミニウム合金配線の表面層を
アルミナ化しておくので、アルミニウム合金配線の表面
および配線中に欠陥が生じることはなく、その後の熱工
程を経ることによって上記配線にストレス・マイグレー
ション、エレクトロ令マイグレーションが起こることも
なく、配線の断線等の信頼性上の問題が発生することも
ない。
加して平坦化効果を有する層間絶縁膜を形成する際、こ
れに先立って、下層のアルミニウム合金配線の表面層を
アルミナ化しておくので、アルミニウム合金配線の表面
および配線中に欠陥が生じることはなく、その後の熱工
程を経ることによって上記配線にストレス・マイグレー
ション、エレクトロ令マイグレーションが起こることも
なく、配線の断線等の信頼性上の問題が発生することも
ない。
また、上記半導体装置の製造方法によれば、層間絶縁膜
を形成するのに先立ってプラズマＣＶＤ法等によって下
層のアルミニウム合金配線上に絶縁膜を形成する場合と
は異なり、上層配線のステップカバレージが劣化するこ
とはなく、下地配線にヒロックが多発して層間耐圧の劣
化、線間耐圧の劣化が生じることもない。
を形成するのに先立ってプラズマＣＶＤ法等によって下
層のアルミニウム合金配線上に絶縁膜を形成する場合と
は異なり、上層配線のステップカバレージが劣化するこ
とはなく、下地配線にヒロックが多発して層間耐圧の劣
化、線間耐圧の劣化が生じることもない。
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図に示すように、半導体基板１の上面に、通常の熱
酸化法により３０００人程度ヒナｔ０２（酸化シリコン
）膜２を形成する。次に、この酸化膜２上に、例えばシ
リコンを１％含むアルミニウム合金膜をスパッタ法によ
り約１，０μｍ堆積する。次に、フォトリソグラフィ法
およびＲＩＥ（反応性イオンエツチング）法により、前
記アルミニウム合金膜を配線幅が１．５μｍ、配線間隔
が１．５μｍとなるようにパターニングしてアルミニラ
ム合金配線３を形成する。次に、通常の０２アツシユ法
、あるいは０２イオンやインプランテーション法により
、上記アルミニウム合金配線３の表面層をアルミナ化し
てアルミナ膜３′を形成する。次に、基板バイアスを印
加することにより平坦化効果を有するバイアス・スパッ
タ法により層間絶縁膜、例えば５ｉ０２膜４を８０００
人程度形成する。最後に、通常のブラズ７ＣＶＤ法ニヨ
リ、５ｉ０２膜５を８０００人程度形成する。
酸化法により３０００人程度ヒナｔ０２（酸化シリコン
）膜２を形成する。次に、この酸化膜２上に、例えばシ
リコンを１％含むアルミニウム合金膜をスパッタ法によ
り約１，０μｍ堆積する。次に、フォトリソグラフィ法
およびＲＩＥ（反応性イオンエツチング）法により、前
記アルミニウム合金膜を配線幅が１．５μｍ、配線間隔
が１．５μｍとなるようにパターニングしてアルミニラ
ム合金配線３を形成する。次に、通常の０２アツシユ法
、あるいは０２イオンやインプランテーション法により
、上記アルミニウム合金配線３の表面層をアルミナ化し
てアルミナ膜３′を形成する。次に、基板バイアスを印
加することにより平坦化効果を有するバイアス・スパッ
タ法により層間絶縁膜、例えば５ｉ０２膜４を８０００
人程度形成する。最後に、通常のブラズ７ＣＶＤ法ニヨ
リ、５ｉ０２膜５を８０００人程度形成する。
上記半導体装置の製造方法によれば、基板バイアスを印
加して平坦化効果を有する層間絶縁膜４を形成する際、
これに先立って、下層のアルミニウム合金配線３の表面
層をアルミナ化しておくので、アルミニウム合金配線３
の表面および配線中に欠陥が生じることはなく、その後
の熱工程を経ることによって配線３にストレスΦマイグ
レーション、エレクトロ・マイグレーションが起こるこ
ともなく、配線３の断線等の信頼性上の問題が発生する
こともない。
加して平坦化効果を有する層間絶縁膜４を形成する際、
これに先立って、下層のアルミニウム合金配線３の表面
層をアルミナ化しておくので、アルミニウム合金配線３
の表面および配線中に欠陥が生じることはなく、その後
の熱工程を経ることによって配線３にストレスΦマイグ
レーション、エレクトロ・マイグレーションが起こるこ
ともなく、配線３の断線等の信頼性上の問題が発生する
こともない。
また、上記半導体装置の製造方法によれば、層間絶縁膜
４を形成するのに先立って下層のアルミニウム合金配線
３上にプラズマＣＶＤ法等によって絶縁膜を形成する場
合とは異なり、上層配線のステップカバレージが劣化す
ることはなく、下地配線３にヒロックが多発して層間耐
圧の劣化、線間耐圧の劣化が生じることもない。
４を形成するのに先立って下層のアルミニウム合金配線
３上にプラズマＣＶＤ法等によって絶縁膜を形成する場
合とは異なり、上層配線のステップカバレージが劣化す
ることはなく、下地配線３にヒロックが多発して層間耐
圧の劣化、線間耐圧の劣化が生じることもない。
次に、上記半導体装置の製造方法による効果として、上
記半導体装置の製造方法により形成された第１図の半導
体装置と、従来の構造を有する第４図の半導体装置およ
び第５図の半導体装置とについて、断線不良率のデータ
、層間耐圧および線間耐圧のデータを対比して具体的に
述べる。この場合、アルミニウム合金配線長を２ｍｍと
し、第４図の半導体装置として、アルミニウム合金配４
３線上にバイアス・スパッタ法による５ｉ０２膜４４を
８０００人程度形成し、最後にプラズマＣＶＤ法による
ＳｉＯ２膜４６を８０００人程度形成し、第５図の半導
体装置として、アルミニウム合金配線４３上にプラズマ
ＣＶＤ法による絶縁膜（Ｓｉ０２膜）４５を１，５００
人程変形成し、この上にバイアス・スパッタ法によるＳ
ｉＯ２膜４４を８０００人程度形成し、最後にプラズ
マＣＶＤ法ｉ：よる５ｉ０２膜４６を６５００人程度形
成し、それぞれ１００個のサンプルを作製した。
記半導体装置の製造方法により形成された第１図の半導
体装置と、従来の構造を有する第４図の半導体装置およ
び第５図の半導体装置とについて、断線不良率のデータ
、層間耐圧および線間耐圧のデータを対比して具体的に
述べる。この場合、アルミニウム合金配線長を２ｍｍと
し、第４図の半導体装置として、アルミニウム合金配４
３線上にバイアス・スパッタ法による５ｉ０２膜４４を
８０００人程度形成し、最後にプラズマＣＶＤ法による
ＳｉＯ２膜４６を８０００人程度形成し、第５図の半導
体装置として、アルミニウム合金配線４３上にプラズマ
ＣＶＤ法による絶縁膜（Ｓｉ０２膜）４５を１，５００
人程変形成し、この上にバイアス・スパッタ法によるＳ
ｉＯ２膜４４を８０００人程度形成し、最後にプラズ
マＣＶＤ法ｉ：よる５ｉ０２膜４６を６５００人程度形
成し、それぞれ１００個のサンプルを作製した。
上記各１００個のサンプルについて、通電試験（電流密
度Ｊは１． ＯＸ １０６Ａ／ｃｊ、通電時間Ｔは１
０００時間の条件）を行って配線の信頼性を評価した結
果、第２図中に示すように、断線不良率のデータが得ら
れた。このデータから分かるように、上記半導体装置の
製造方法により形成された第１図の半導体装置では、従
来の構造を有する第５図の半導体装置と同様に、エレク
トロ・マイグレーション等による断線不良は殆んど認め
られなかった。
度Ｊは１． ＯＸ １０６Ａ／ｃｊ、通電時間Ｔは１
０００時間の条件）を行って配線の信頼性を評価した結
果、第２図中に示すように、断線不良率のデータが得ら
れた。このデータから分かるように、上記半導体装置の
製造方法により形成された第１図の半導体装置では、従
来の構造を有する第５図の半導体装置と同様に、エレク
トロ・マイグレーション等による断線不良は殆んど認め
られなかった。
また、上記半導体装置の製造方法により形成された第１
図の半導体装置と、従来の構造を有する第５図の半導体
装置とについて、第３図中に示すように、層間耐圧およ
び線間耐圧のデータが得られた。このデータから分かる
ように、上記半導体装置の製造方法により形成された第
１図の半導体装置では、従来の構造を有する第５図の半
導体装置よりも、層間耐圧、線間耐圧とも優れている。
図の半導体装置と、従来の構造を有する第５図の半導体
装置とについて、第３図中に示すように、層間耐圧およ
び線間耐圧のデータが得られた。このデータから分かる
ように、上記半導体装置の製造方法により形成された第
１図の半導体装置では、従来の構造を有する第５図の半
導体装置よりも、層間耐圧、線間耐圧とも優れている。
なお、上記実施例の方法では、層間絶縁膜の下層配線と
してアルミニウム合金配線３を形成した後にアルミナ化
したが、これに代えてアルミニウム配線を形成した後に
アルミナ化した場合にも、上記実施例と同様の効果が得
られる。
してアルミニウム合金配線３を形成した後にアルミナ化
したが、これに代えてアルミニウム配線を形成した後に
アルミナ化した場合にも、上記実施例と同様の効果が得
られる。
また、上記実施例の方法では、平坦化効果を有する層間
絶縁膜４を半導体基板上に形成する際にバイアス・スパ
ッタ法を用いたが、これに代えてバイアス・プラズマＣ
ＶＤ法、あるいは、バイアス＠ＥＣＲ（エレクトロン・
サイシトロン・レゾナンス）・プラズマＣＶＤ法を用い
た場合にも、上記実施例と同様の効果が得られる。
絶縁膜４を半導体基板上に形成する際にバイアス・スパ
ッタ法を用いたが、これに代えてバイアス・プラズマＣ
ＶＤ法、あるいは、バイアス＠ＥＣＲ（エレクトロン・
サイシトロン・レゾナンス）・プラズマＣＶＤ法を用い
た場合にも、上記実施例と同様の効果が得られる。
［発明の効果］
上述したように本発明の半導体装置の製造方法によれば
、基板バイアスを印加して平坦化効果を有する層間絶縁
膜を形成するのに先立って、下層のアルミニウム配線、
あるいはアルミニウム合金配線の表面層をアルミナ化し
ておくことによって、下層の配線の信頼性の劣化を防止
でき、上層配線のステップカバレージの劣化を防止でき
、下層配線のヒロックの発生を抑制でき、層間耐圧の劣
化、線間耐圧の劣化を防止できる。
、基板バイアスを印加して平坦化効果を有する層間絶縁
膜を形成するのに先立って、下層のアルミニウム配線、
あるいはアルミニウム合金配線の表面層をアルミナ化し
ておくことによって、下層の配線の信頼性の劣化を防止
でき、上層配線のステップカバレージの劣化を防止でき
、下層配線のヒロックの発生を抑制でき、層間耐圧の劣
化、線間耐圧の劣化を防止できる。
第１図は本発明の半導体装置の製造方法の一実施例によ
り形成された半導体装置を示す断面図、第２図は本発明
方法により形成された第１図の半導体装置と従来の方法
により形成された第４図および第５図の半導体装置との
断線不良率のデータを示す図、第３図は本発明方法によ
り形成された第１図の半導体装置と従来の方法により形
成された第５図の半導体装置との層間耐圧および線間耐
圧のデータを示す図、第４図および第５図はそれぞれ相
異なる従来の半導体装置の製造方法により形成された半
導体装置を示す断面図である。 １・・・半導体基板、２・・・熱酸化膜（Ｓｉ０２膜）
、３・・・アルミニウム合金配線、３′・・・アルミナ
膜、４・・・層間絶縁膜（バイアス・スパッタ５ｉ０２
膜） ５・・・プラズマＣＶＤ５
り形成された半導体装置を示す断面図、第２図は本発明
方法により形成された第１図の半導体装置と従来の方法
により形成された第４図および第５図の半導体装置との
断線不良率のデータを示す図、第３図は本発明方法によ
り形成された第１図の半導体装置と従来の方法により形
成された第５図の半導体装置との層間耐圧および線間耐
圧のデータを示す図、第４図および第５図はそれぞれ相
異なる従来の半導体装置の製造方法により形成された半
導体装置を示す断面図である。 １・・・半導体基板、２・・・熱酸化膜（Ｓｉ０２膜）
、３・・・アルミニウム合金配線、３′・・・アルミナ
膜、４・・・層間絶縁膜（バイアス・スパッタ５ｉ０２
膜） ５・・・プラズマＣＶＤ５
Claims (1)
- 基板バイアスを印加して平坦化効果を有する層間絶縁膜
を半導体基板上に形成するのに先立って、下層のアルミ
ニウム配線、あるいはアルミニウム合金配線の表面層を
アルミナ化する工程を含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27125188A JPH02117154A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27125188A JPH02117154A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02117154A true JPH02117154A (ja) | 1990-05-01 |
Family
ID=17497469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27125188A Pending JPH02117154A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02117154A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574962A (ja) * | 1991-09-17 | 1993-03-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1988
- 1988-10-27 JP JP27125188A patent/JPH02117154A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574962A (ja) * | 1991-09-17 | 1993-03-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JPH06120218A (ja) | 半導体素子の金属配線 | |
| US6821886B1 (en) | IMP TiN barrier metal process | |
| EP0365854A2 (en) | Semiconductor device having a multi-layered wiring structure | |
| US4600624A (en) | Composite insulator structure | |
| JPH06302599A (ja) | 半導体装置およびその製造方法 | |
| JP3125745B2 (ja) | 半導体装置の製造方法 | |
| JPH02117154A (ja) | 半導体装置の製造方法 | |
| TW413917B (en) | Semiconductor device and method of manufacturing the same | |
| JPH0332214B2 (ja) | ||
| JP3309570B2 (ja) | 半導体装置の製造方法 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH06326105A (ja) | 半導体装置の積層配線構造 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH06196573A (ja) | 半導体装置の製造方法 | |
| JP2570992B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS58199553A (ja) | 半導体装置の製造方法 | |
| JPH03171732A (ja) | 半導体装置 | |
| JPH0324729A (ja) | 半導体装置の製造方法 | |
| JPS6154645A (ja) | 半導体装置 | |
| JPH01287930A (ja) | 半導体装置 | |
| JPH06163714A (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH04321228A (ja) | 半導体装置の製造方法 | |
| JPH0383340A (ja) | 半導体素子のＡｌ多層配線構造 |