JPH0383340A - 半導体素子のＡｌ多層配線構造 - Google Patents
半導体素子のＡｌ多層配線構造Info
- Publication number
- JPH0383340A JPH0383340A JP1218682A JP21868289A JPH0383340A JP H0383340 A JPH0383340 A JP H0383340A JP 1218682 A JP1218682 A JP 1218682A JP 21868289 A JP21868289 A JP 21868289A JP H0383340 A JPH0383340 A JP H0383340A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- layer
- insulating film
- pressure cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体素子のＭ多層配線構造に係り、特に眉
間絶縁膜部分に関するものである。
間絶縁膜部分に関するものである。
（従来の技術）
半導体素子（ＩＣ，ＬＳＩ）においては、配線の自由度
が増し、パターン設計が容易になるなどの利点から、多
層配線構造が採用される傾向にある。この多層配線構造
においては、金属配線層間に眉間絶縁膜を形成する必要
があるが、現在、金属配線材料としてはＭ系合金が主に
用いられているため、眉間絶縁膜は、４５０℃以下の低
温で生成しなければならない、つまり、眉間絶縁膜の形
成時には既に下ＮｆｉＪ配線が形成されており、これを
保護する目的から４５０°Ｃ以下の低温で層間絶縁膜を
生成する必要がある。
が増し、パターン設計が容易になるなどの利点から、多
層配線構造が採用される傾向にある。この多層配線構造
においては、金属配線層間に眉間絶縁膜を形成する必要
があるが、現在、金属配線材料としてはＭ系合金が主に
用いられているため、眉間絶縁膜は、４５０℃以下の低
温で生成しなければならない、つまり、眉間絶縁膜の形
成時には既に下ＮｆｉＪ配線が形成されており、これを
保護する目的から４５０°Ｃ以下の低温で層間絶縁膜を
生成する必要がある。
このため、層間絶縁膜材質としては、常圧ＣＶＤ酸化膜
（ＡＰ−３ｉｎ、 ＡＰ−ＰＳＧ、ＡＰ−ＢＰＳＧ等、
ＡＰはＡｔｍｏｓｐｈｅｒｅ Ｐｒｅｓｓｕｒｅ （
常圧）の略）あるいはプラズマＣＶＤ酸化膜（Ｐ［！−
５ｉＯ等、ＰＥはＰｌａｓｍａＥｎｈａｎｃｅｄ （プ
ラズマ塩ｔ２）の略）が主に使用されている。また、最
近は、低温形成が可能な上に、形成と同時に平坦膜が得
られるため、常圧ＴＥＯ３酸化膜（ＡＰ−ＴＥ０１ 、
Ｔ Ｅ ＯＳはテトラ・エチル・オキシ・シランを意味
する）、プラズマＣＶＤ酸化膜（ＰＨ−↑［！Ｏ３）が
注目され、使用されている。
（ＡＰ−３ｉｎ、 ＡＰ−ＰＳＧ、ＡＰ−ＢＰＳＧ等、
ＡＰはＡｔｍｏｓｐｈｅｒｅ Ｐｒｅｓｓｕｒｅ （
常圧）の略）あるいはプラズマＣＶＤ酸化膜（Ｐ［！−
５ｉＯ等、ＰＥはＰｌａｓｍａＥｎｈａｎｃｅｄ （プ
ラズマ塩ｔ２）の略）が主に使用されている。また、最
近は、低温形成が可能な上に、形成と同時に平坦膜が得
られるため、常圧ＴＥＯ３酸化膜（ＡＰ−ＴＥ０１ 、
Ｔ Ｅ ＯＳはテトラ・エチル・オキシ・シランを意味
する）、プラズマＣＶＤ酸化膜（ＰＨ−↑［！Ｏ３）が
注目され、使用されている。
（発明が解決しようとする課題）
しかるに、層間絶縁膜として常圧ＣＶＤ酸化膜あるいは
常圧ＴＥＯ３酸化膜などの常圧ＣＶＤ系絶縁膜を用いる
と、その上に上ＩｉＩＭ配線を形成し、その上にパッシ
ベーション膜としてプラズマＣＶＤ５ＩＮ膜を形成した
時に、前記上層Ｍ配線に「Ｍボイド」と呼ばれるＭ欠損
不良が多発する問題点があった。ここで、「Ｍボイド」
とは第２図に示すように、Ｍ配線パターンｌの一部が符
号２で示すように欠落する現象で、パッシベーション膜
なとのＭ配線被覆膜の膜ストレスによりＭが高温クリー
プすることが原因だと言われている。そして、ｒｐ）ボ
イドＪが存在すると、その付近の電流密度が大きくなり
、エレクトロマイグレーシランによる断線不良を引き起
したりするため好ましくない。
常圧ＴＥＯ３酸化膜などの常圧ＣＶＤ系絶縁膜を用いる
と、その上に上ＩｉＩＭ配線を形成し、その上にパッシ
ベーション膜としてプラズマＣＶＤ５ＩＮ膜を形成した
時に、前記上層Ｍ配線に「Ｍボイド」と呼ばれるＭ欠損
不良が多発する問題点があった。ここで、「Ｍボイド」
とは第２図に示すように、Ｍ配線パターンｌの一部が符
号２で示すように欠落する現象で、パッシベーション膜
なとのＭ配線被覆膜の膜ストレスによりＭが高温クリー
プすることが原因だと言われている。そして、ｒｐ）ボ
イドＪが存在すると、その付近の電流密度が大きくなり
、エレクトロマイグレーシランによる断線不良を引き起
したりするため好ましくない。
さて、上述のように、層間絶縁膜として常圧ＣＶＤ系絶
！！膜を用いた場合、その上に上層Ｍ配線を形威し、そ
の上にパッシベーション膜としてプラズマＣＶＤＳｉＮ
Ｍを形威した時に前記上層Ｍ配線にＭボイドが発生する
わけであるが、その原因が以下に述べることであること
を本発明者は実験により確かめた。
！！膜を用いた場合、その上に上層Ｍ配線を形威し、そ
の上にパッシベーション膜としてプラズマＣＶＤＳｉＮ
Ｍを形威した時に前記上層Ｍ配線にＭボイドが発生する
わけであるが、その原因が以下に述べることであること
を本発明者は実験により確かめた。
つまり、第３図（ａ）に示すように常圧ＣＶＤ系絶縁１
１！１１上にＭ配線１２が形威されている場合、この上
にパッシベーション膜としてプラズマＣＶＤ５ｉＮＷＪ
を形成すると、次のような現象が起きる。
１！１１上にＭ配線１２が形威されている場合、この上
にパッシベーション膜としてプラズマＣＶＤ５ｉＮＷＪ
を形成すると、次のような現象が起きる。
すなわち、常圧ＣＶＤ系絶縁膜１１は、加熱すると水分
を放出して収縮する性質を持ち、プラズマＣＶＤ５ｉＮ
膜の生成温度（３５０〜４００°Ｃ）では、この水分放
出が起き、常圧ＣＶＤ系絶縁膜１１はどんどん収縮しよ
うとする。ところが、プラズマＣＶＤ５＋Ｎｇは水分を
ほとんど透過させないため、該プラズマＣＶＤ５ｉＮ膜
の厚さがある程度以上になると、常圧ＣＶＤ系絶縁膜１
１からの水分放出がストップし、膜収縮が起きなくなる
。ところが、第３図伽）に示すように、Ｍ配線１２の側
壁部においてはプラズマＣＶＤ５ｉＮｌｌｉ１３のＩＩ
Ｉ賞が良くないために、この部分からは水分（）ｌｚｏ
）がある程度透過してしまう、そのため、Ｍ配線１２近
傍の常圧ＣｖＤｗＡ縁膜１１だけに、第３図（ｂ）に矢
印で示すように水分放出による膜収縮が生しる。このた
め、プラズマＣＶＤ５ｉＮｌ！１３の持つ圧縮応力の作
用に、下地常圧ＣＶＤ系絶縁膜１１の上述したような局
部的な膜収縮の作用が加わって、Ｍ配線１２内に大きな
引張り応力が発生して、多数の大きなＭボイドが発生し
てしまう。
を放出して収縮する性質を持ち、プラズマＣＶＤ５ｉＮ
膜の生成温度（３５０〜４００°Ｃ）では、この水分放
出が起き、常圧ＣＶＤ系絶縁膜１１はどんどん収縮しよ
うとする。ところが、プラズマＣＶＤ５＋Ｎｇは水分を
ほとんど透過させないため、該プラズマＣＶＤ５ｉＮ膜
の厚さがある程度以上になると、常圧ＣＶＤ系絶縁膜１
１からの水分放出がストップし、膜収縮が起きなくなる
。ところが、第３図伽）に示すように、Ｍ配線１２の側
壁部においてはプラズマＣＶＤ５ｉＮｌｌｉ１３のＩＩ
Ｉ賞が良くないために、この部分からは水分（）ｌｚｏ
）がある程度透過してしまう、そのため、Ｍ配線１２近
傍の常圧ＣｖＤｗＡ縁膜１１だけに、第３図（ｂ）に矢
印で示すように水分放出による膜収縮が生しる。このた
め、プラズマＣＶＤ５ｉＮｌ！１３の持つ圧縮応力の作
用に、下地常圧ＣＶＤ系絶縁膜１１の上述したような局
部的な膜収縮の作用が加わって、Ｍ配線１２内に大きな
引張り応力が発生して、多数の大きなＭボイドが発生し
てしまう。
この発明は上記の点に鑑みなされたもので、眉間絶縁膜
として常圧ＣＶＤ系絶縁膜を用いた場合における、パッ
シベーション膜（ＳｉＮ膜）性成時の、上層Ｍ＆！線上
のＭボイドの発生を防止できる半導体素子のＭ多層配線
構造を提供することを目的とするや （課題を解決するための手段） この発明は、眉間絶縁膜として常圧ＣＶＤ系絶縁膜が用
いられ、その上に上層Ｍ配線が形威され、その上にパッ
シベーション膜として５ｉＮＩｌｌが形威される半導体
素子のＭ多層配線構造において、前記常圧ＣＶＤ系絶縁
膜上の全面をＳｉＮ膜で覆い、その上に上ＮＭ配線を形
威し、その上にパッシベーション膜としてのＳｉＮ膜を
形成するようにしたものである。
として常圧ＣＶＤ系絶縁膜を用いた場合における、パッ
シベーション膜（ＳｉＮ膜）性成時の、上層Ｍ＆！線上
のＭボイドの発生を防止できる半導体素子のＭ多層配線
構造を提供することを目的とするや （課題を解決するための手段） この発明は、眉間絶縁膜として常圧ＣＶＤ系絶縁膜が用
いられ、その上に上層Ｍ配線が形威され、その上にパッ
シベーション膜として５ｉＮＩｌｌが形威される半導体
素子のＭ多層配線構造において、前記常圧ＣＶＤ系絶縁
膜上の全面をＳｉＮ膜で覆い、その上に上ＮＭ配線を形
威し、その上にパッシベーション膜としてのＳｉＮ膜を
形成するようにしたものである。
（作 用）
上記この発明のＭ多層配線構造においては、眉間絶縁膜
としての常圧ＣＶＤ系絶縁膜上の全面が、パッシベーシ
ョン膜と同様なＳｉＮ膜（水分を遮断するｌＩりであら
かじめ覆われている。したがって、製造時、最終工程で
パッシベーション膜（ＳｉＮ膜）を形成した時に、その
ＩＩ！質が上ＩＷＡＩ配線の側壁部で良くなく、この部
分では、眉間絶縁膜（常圧ＣＶＤ系絶縁膜）からの局部
的な水分放出が起る恐れがあっても、この水分放出は、
常圧ＣＶＤ系絶縁膜上の全面にあらかしめ形成されてい
るＳｉＮ膜で防止される。すなわち、この発明の構造と
すれば、パッシベーション膜生成時に、常圧ＣＶＤ系絶
縁膜からの局部的な水分放出がなく、その水分放出に伴
う常圧ＣＶＤ系絶縁膜の局部的な膜収縮が防止される。
としての常圧ＣＶＤ系絶縁膜上の全面が、パッシベーシ
ョン膜と同様なＳｉＮ膜（水分を遮断するｌＩりであら
かじめ覆われている。したがって、製造時、最終工程で
パッシベーション膜（ＳｉＮ膜）を形成した時に、その
ＩＩ！質が上ＩＷＡＩ配線の側壁部で良くなく、この部
分では、眉間絶縁膜（常圧ＣＶＤ系絶縁膜）からの局部
的な水分放出が起る恐れがあっても、この水分放出は、
常圧ＣＶＤ系絶縁膜上の全面にあらかしめ形成されてい
るＳｉＮ膜で防止される。すなわち、この発明の構造と
すれば、パッシベーション膜生成時に、常圧ＣＶＤ系絶
縁膜からの局部的な水分放出がなく、その水分放出に伴
う常圧ＣＶＤ系絶縁膜の局部的な膜収縮が防止される。
したがって、パッシベーション膜生成時の上層Ｍ配線上
でのＭボイドの発生がなくなる。
でのＭボイドの発生がなくなる。
（実施例）
以下この発明の一実施例を図面の簡単な説明する、第１
図はこの発明のＭ多層配線構造の一実施例を示す断面図
である。この図において、２１は半導体基板にＩＣ回路
を作り込み、その上を絶縁膜で覆った下地層である。こ
の下地Ｊｌｉ２１上に１００％ＭまたはＭ系合金からな
る第１層Ｍ配線２２が形威される。さらにその第１層Ｍ
配線２２を覆って下地層２１上の全面には、眉間絶縁膜
としテノ常圧ＣＶＤ系絶縁膜２３例えばＡＰ−ＰＳＧｌ
ｌｉ 。
図はこの発明のＭ多層配線構造の一実施例を示す断面図
である。この図において、２１は半導体基板にＩＣ回路
を作り込み、その上を絶縁膜で覆った下地層である。こ
の下地Ｊｌｉ２１上に１００％ＭまたはＭ系合金からな
る第１層Ｍ配線２２が形威される。さらにその第１層Ｍ
配線２２を覆って下地層２１上の全面には、眉間絶縁膜
としテノ常圧ＣＶＤ系絶縁膜２３例えばＡＰ−ＰＳＧｌ
ｌｉ 。
ＡＰ−３ｔＯ□膜、 ＡＰ−ＢＰＳＧ膜、ＡＰ−ＴＥ０
１膜 が５０００人〜１ｆａＷ−に形威される。そして
、この常圧ＣＶＤ系絶縁膜２３上には、該絶縁膜２３上
の全面を覆ってプラズマＣＶＤ５ｉＮ膜２４が約５００
Å以上の厚さに形威される。そして、このプラズマＣＶ
Ｄ５ｉＮ膜２４上に、第１層と同一材質の第２層Ｍ配線
２５が形威され、さらにこの第２層Ｍ配線２５を覆って
パッシベーション膜としてのプラズマＣＶＤ５ｉＮ膜２
６が前記ＳｉＮ膜２膜上４上面に５０００Å以上の厚さ
に形成される。
１膜 が５０００人〜１ｆａＷ−に形威される。そして
、この常圧ＣＶＤ系絶縁膜２３上には、該絶縁膜２３上
の全面を覆ってプラズマＣＶＤ５ｉＮ膜２４が約５００
Å以上の厚さに形威される。そして、このプラズマＣＶ
Ｄ５ｉＮ膜２４上に、第１層と同一材質の第２層Ｍ配線
２５が形威され、さらにこの第２層Ｍ配線２５を覆って
パッシベーション膜としてのプラズマＣＶＤ５ｉＮ膜２
６が前記ＳｉＮ膜２膜上４上面に５０００Å以上の厚さ
に形成される。
このようなＭ多層配線構造は次のように製造される。ま
ず下地層２１上に通常のスパッタ蒸着法およびホトリソ
・エツチング技術によって第１層Ｍ配線２２を形威した
後、それらの上に、常圧ＣＶＤ法により４５０°Ｃ以下
の低温で常圧ＣＶＤ系絶縁＠２３を５０００人〜Ｉｎ厚
に形威する。その後、その常圧ＣＶＤ系絶縁膜２３上の
全面にプラズマＣＶＤ法によりプラズマＣＶＤ５ｉＮ膜
２４を約５００Å以上の厚さに均一に生成した後、その
プラズマＣＶＤ５ｉＮ膜２４上に第１層と同様な方法で
第２層Ｍ配線２５を形成する。最後に、この第２１ｉＡ
／配線２５とプラズマＣＶＤ５ｉＮ膜２４上の全面に、
バッジベージジン膜としてのプラズマＣＶＤ５ｉＮ膜２
６をプラ：Ｘ ’？ ＣＶ Ｄ法により５０００Å以上
の厚さに形成する。この時、プラズマＣＶＤ５ｉＮ膜２
６は、第２層Ｍ配線２５の側壁部においては膜質が良く
なく、この部分では、常圧ＣＶＤ系絶縁膜２３からの局
部的な水分放出が起る恐れがあるが、この方法（この構
造）によれば、常圧ＣＶＤ系絶縁膜２３上の全面にあら
かじめプラズマＣＶＤ５ｉＮ膜２４が均一に形威されて
いるので、このプラズマＣＶＤ５ｉＮ膜２４により局部
的な水分放出が防止される。したがって、局部的な水分
放出に伴う常圧ＣＶＤ系絶縁膜２３の局部的な膜収縮も
なく、その結果として第２ＮＡＺ配線２５上でのＭボイ
ドの発生も防止される。
ず下地層２１上に通常のスパッタ蒸着法およびホトリソ
・エツチング技術によって第１層Ｍ配線２２を形威した
後、それらの上に、常圧ＣＶＤ法により４５０°Ｃ以下
の低温で常圧ＣＶＤ系絶縁＠２３を５０００人〜Ｉｎ厚
に形威する。その後、その常圧ＣＶＤ系絶縁膜２３上の
全面にプラズマＣＶＤ法によりプラズマＣＶＤ５ｉＮ膜
２４を約５００Å以上の厚さに均一に生成した後、その
プラズマＣＶＤ５ｉＮ膜２４上に第１層と同様な方法で
第２層Ｍ配線２５を形成する。最後に、この第２１ｉＡ
／配線２５とプラズマＣＶＤ５ｉＮ膜２４上の全面に、
バッジベージジン膜としてのプラズマＣＶＤ５ｉＮ膜２
６をプラ：Ｘ ’？ ＣＶ Ｄ法により５０００Å以上
の厚さに形成する。この時、プラズマＣＶＤ５ｉＮ膜２
６は、第２層Ｍ配線２５の側壁部においては膜質が良く
なく、この部分では、常圧ＣＶＤ系絶縁膜２３からの局
部的な水分放出が起る恐れがあるが、この方法（この構
造）によれば、常圧ＣＶＤ系絶縁膜２３上の全面にあら
かじめプラズマＣＶＤ５ｉＮ膜２４が均一に形威されて
いるので、このプラズマＣＶＤ５ｉＮ膜２４により局部
的な水分放出が防止される。したがって、局部的な水分
放出に伴う常圧ＣＶＤ系絶縁膜２３の局部的な膜収縮も
なく、その結果として第２ＮＡＺ配線２５上でのＭボイ
ドの発生も防止される。
なお、上記一実施例では、プラズマＣＶＤ５ｉＮ膜２６
単層でバッジベージジン膜を構成したが、前記プラズマ
ＣＶＤ５ｉＮ膜２６の下にＰＳＧ膜を設けてバッジベー
ジ３ン膜を２Ｎ構造としてもよい、この２層構造におい
ても、従来同様にしてＭボイドの問題点があり、この発
明によればそれを解決できる。ただし、バッジベージジ
ン膜がＰＳＧＳ単膜の場合は、この発明は不要である。
単層でバッジベージジン膜を構成したが、前記プラズマ
ＣＶＤ５ｉＮ膜２６の下にＰＳＧ膜を設けてバッジベー
ジ３ン膜を２Ｎ構造としてもよい、この２層構造におい
ても、従来同様にしてＭボイドの問題点があり、この発
明によればそれを解決できる。ただし、バッジベージジ
ン膜がＰＳＧＳ単膜の場合は、この発明は不要である。
それは、ＰＳＧ膜の場合は、膜質の良し悪しに関係なく
全面で常圧ＣＶＤ系絶縁膜（層間絶縁膜）からの水分の
放出が行われるからである。全面で水分の放出が行われ
れば、眉間絶縁膜の局部的な膜収縮が起らず、延いては
第２層Ｍ配線上にＭボイドが生じないのである。この発
明は、パッシベーション膜の少なくとも一部がＳｉＮ膜
（水分を遮断するＦｉ）であって、ｆｉ Ｓ ｉ Ｎ
’Ｉｌｌが上ＭＡＩ配線の側壁部でばｌ！質が悪く、そ
の部分では層間絶縁膜（常圧ＣＶＤ系絶縁膜）からの水
分放出が起る場合に必要となるのである。
全面で常圧ＣＶＤ系絶縁膜（層間絶縁膜）からの水分の
放出が行われるからである。全面で水分の放出が行われ
れば、眉間絶縁膜の局部的な膜収縮が起らず、延いては
第２層Ｍ配線上にＭボイドが生じないのである。この発
明は、パッシベーション膜の少なくとも一部がＳｉＮ膜
（水分を遮断するＦｉ）であって、ｆｉ Ｓ ｉ Ｎ
’Ｉｌｌが上ＭＡＩ配線の側壁部でばｌ！質が悪く、そ
の部分では層間絶縁膜（常圧ＣＶＤ系絶縁膜）からの水
分放出が起る場合に必要となるのである。
（発明の効果）
以上詳細に説明したようにこの発明によれば、層間絶縁
膜として常圧ＣＶＤ系絶縁膜を用い、バッジベージ１ン
膜としてＳｉＮ膜を用いたＭ多層配線構造において、層
間絶縁膜上の全面を５ｉＮｌｉで覆い、その上に上ＮＭ
配線を形成し、その上にバッジベージ１ン膜としてのＳ
ｉＮ膜を形成するようにしたので、製造時、最終工程で
バッジベージジン膜（ＳｉＮ膜）を形威した時に、その
膜質が上層Ｍ配線の側壁部で良くなくても、前記層間絶
縁膜上の全面にあらかじめ形威しであるＳｉＮ膜によっ
て、眉間絶縁膜からの局部的な水分放出、それに伴う眉
間絶縁膜の局部的な膜収縮を防止でき、延いては上層Ｍ
配線上のＭボイドの発生を防止できる。したがって、信
頼性の高いＭ多層配線構造を得ることができる。
膜として常圧ＣＶＤ系絶縁膜を用い、バッジベージ１ン
膜としてＳｉＮ膜を用いたＭ多層配線構造において、層
間絶縁膜上の全面を５ｉＮｌｉで覆い、その上に上ＮＭ
配線を形成し、その上にバッジベージ１ン膜としてのＳ
ｉＮ膜を形成するようにしたので、製造時、最終工程で
バッジベージジン膜（ＳｉＮ膜）を形威した時に、その
膜質が上層Ｍ配線の側壁部で良くなくても、前記層間絶
縁膜上の全面にあらかじめ形威しであるＳｉＮ膜によっ
て、眉間絶縁膜からの局部的な水分放出、それに伴う眉
間絶縁膜の局部的な膜収縮を防止でき、延いては上層Ｍ
配線上のＭボイドの発生を防止できる。したがって、信
頼性の高いＭ多層配線構造を得ることができる。
第１図はこの発明の半導体素子のＭ多層配線構造の一実
施例を示す断面図、第２図はＭボイドを説明するための
斜視図、第３図はＭボイドの発生理由を説明するための
断面図である。 ２１・・・下地層、２２・・・第１層Ｍ配線、２３・・
・常圧ＣＶＤ系絶縁膜、２４ ・・・プラズマＣＶＤ５
ｉＮｔｌ！、２５・・・第２層Ｍ配線、２６・・・プラ
ズマＣＶＤ５ｉＮ膜。 ２５η噌１引配班 本舒咽の一艮嚢屑ｌ 第 図
施例を示す断面図、第２図はＭボイドを説明するための
斜視図、第３図はＭボイドの発生理由を説明するための
断面図である。 ２１・・・下地層、２２・・・第１層Ｍ配線、２３・・
・常圧ＣＶＤ系絶縁膜、２４ ・・・プラズマＣＶＤ５
ｉＮｔｌ！、２５・・・第２層Ｍ配線、２６・・・プラ
ズマＣＶＤ５ｉＮ膜。 ２５η噌１引配班 本舒咽の一艮嚢屑ｌ 第 図
Claims (1)
- 【特許請求の範囲】 （ａ）下地層上に形成された下層Ａｌ配線と、（ｂ）こ
の下層Ａｌ配線上に形成された層間絶縁膜としての常圧
ＣＶＤ系絶縁膜と、 （ｃ）この常圧ＣＶＤ系絶縁膜上の全面に形成されたＳ
ｉＮ膜と、 （ｄ）このＳｉＮ膜上に形成された上層Ａｌ配線と、（
ｅ）この上層Ａｌ配線上に形成されたパッシベーション
膜としてのＳｉＮ膜とを具備してなる半導体素子のＡｌ
多層配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1218682A JP2820281B2 (ja) | 1989-08-28 | 1989-08-28 | 半導体素子のＡ▲ｌ▼多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1218682A JP2820281B2 (ja) | 1989-08-28 | 1989-08-28 | 半導体素子のＡ▲ｌ▼多層配線構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0383340A true JPH0383340A (ja) | 1991-04-09 |
| JP2820281B2 JP2820281B2 (ja) | 1998-11-05 |
Family
ID=16723768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1218682A Expired - Lifetime JP2820281B2 (ja) | 1989-08-28 | 1989-08-28 | 半導体素子のＡ▲ｌ▼多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2820281B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009523962A (ja) * | 2006-01-23 | 2009-06-25 | ロータス カーズ リミテッド | 可変圧縮比及び排気口シャッタを有する２サイクル内燃機関 |
| US9929042B2 (en) | 2015-06-16 | 2018-03-27 | Renesas Electronics Corporation | Semiconductor device having a discontinued part between a first insulating film and a second insulating film |
-
1989
- 1989-08-28 JP JP1218682A patent/JP2820281B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009523962A (ja) * | 2006-01-23 | 2009-06-25 | ロータス カーズ リミテッド | 可変圧縮比及び排気口シャッタを有する２サイクル内燃機関 |
| US8225754B2 (en) | 2006-01-23 | 2012-07-24 | Lotus Cars Limited | Two-stroke internal combustion engine with variable compression ration and an exhaust port shutter |
| US9929042B2 (en) | 2015-06-16 | 2018-03-27 | Renesas Electronics Corporation | Semiconductor device having a discontinued part between a first insulating film and a second insulating film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2820281B2 (ja) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JPH08501904A (ja) | 通気性エッチ停止層を有するチップ相互接続部 | |
| US5716888A (en) | Stress released VLSI structure by void formation | |
| JPH04127454A (ja) | 半導体装置 | |
| JP2820281B2 (ja) | 半導体素子のＡ▲ｌ▼多層配線構造 | |
| KR100477821B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPH065544A (ja) | 半導体装置の製造方法 | |
| JPS63164344A (ja) | 半導体装置 | |
| JPH04196251A (ja) | 半導体装置 | |
| JPS62287645A (ja) | 半導体集積回路 | |
| JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPH0691079B2 (ja) | 半導体装置の製造方法 | |
| JPH03268425A (ja) | 半導体装置の製造方法 | |
| JPS63289935A (ja) | 半導体装置の製造方法 | |
| JPH10233395A (ja) | 半導体装置の配線およびその製造方法 | |
| JPH0462925A (ja) | 半導体装置 | |
| JPS641056B2 (ja) | ||
| JPS60180143A (ja) | 半導体装置 | |
| JPH0324729A (ja) | 半導体装置の製造方法 | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
| JPS60142544A (ja) | 半導体装置の製造方法 | |
| JPS62291948A (ja) | 金属薄膜配線およびその製造方法 | |
| JPH04348054A (ja) | 半導体装置の製造方法 |