JPH0324817B2 - - Google Patents
Info
- Publication number
- JPH0324817B2 JPH0324817B2 JP58030769A JP3076983A JPH0324817B2 JP H0324817 B2 JPH0324817 B2 JP H0324817B2 JP 58030769 A JP58030769 A JP 58030769A JP 3076983 A JP3076983 A JP 3076983A JP H0324817 B2 JPH0324817 B2 JP H0324817B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thyristor
- resistor
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
- H03K17/732—Measures for enabling turn-off
Landscapes
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
本発明はゲート電流によつてオン、オフ動作す
るゲートターンオフサイリスタのゲート駆動回路
に関する。
るゲートターンオフサイリスタのゲート駆動回路
に関する。
ゲートターンオフサイリスタ（以下GTOと略
称する）は自己消弧能力が有り、機能的に優れた
電力用半導体素子である。しかし、サイリスタに
比較しターンオンゲインは低く、ターンオン時に
はオーバードライブが必要となる。また保持電流
が大きく、オン期間中、サイリスタに比較しかな
り大きなゲート電流を流さなければならない。さ
らにターンオフ時には、ゲートに非常に大きなオ
フ電流を流さねばならず、1000Aの主電流をしや
断するには200A以上のオフ電流となる。このた
め、ゲート回路が複雑で、かなり高価になる傾向
がある。これは電車用インバータのように主回路
電圧が高く、半導体素子数が多い用途において
は、ゲート制御回路との絶縁の問題もあり顕著と
なる。
称する）は自己消弧能力が有り、機能的に優れた
電力用半導体素子である。しかし、サイリスタに
比較しターンオンゲインは低く、ターンオン時に
はオーバードライブが必要となる。また保持電流
が大きく、オン期間中、サイリスタに比較しかな
り大きなゲート電流を流さなければならない。さ
らにターンオフ時には、ゲートに非常に大きなオ
フ電流を流さねばならず、1000Aの主電流をしや
断するには200A以上のオフ電流となる。このた
め、ゲート回路が複雑で、かなり高価になる傾向
がある。これは電車用インバータのように主回路
電圧が高く、半導体素子数が多い用途において
は、ゲート制御回路との絶縁の問題もあり顕著と
なる。
第１図は従来のGTOのゲート駆動回路例を示
す図で、第２図はその動作説明図である。第１図
においてＰは直流電源正極端子、Ｎは直流電源負
極端子、TONはオン用トランジスタ、SONはオ
ン／オフ干渉防止用サイリスタ、R1，R2は抵抗、
PTONはオン用絶縁パルストランス（以下オン用
ゲートトランスと称す）で、幅狭のオンゲート回
路を構成する。
す図で、第２図はその動作説明図である。第１図
においてＰは直流電源正極端子、Ｎは直流電源負
極端子、TONはオン用トランジスタ、SONはオ
ン／オフ干渉防止用サイリスタ、R1，R2は抵抗、
PTONはオン用絶縁パルストランス（以下オン用
ゲートトランスと称す）で、幅狭のオンゲート回
路を構成する。
TOFFはオフ用トランジスタ、DFはオンゲート
電流のオフ回路への流を阻止するダイオード、
PTOFFはオフ用絶縁パルストランス（以下オフ用
ゲートトランスと称す）で、オフ回路を構成す
る。
電流のオフ回路への流を阻止するダイオード、
PTOFFはオフ用絶縁パルストランス（以下オフ用
ゲートトランスと称す）で、オフ回路を構成す
る。
TW1，TW2は高周波で交互にオン、オフする幅
広ゲートパルス発生用トランジスタ、PTWは幅
広用絶縁パルストランス（以下幅広用ゲートトラ
ンスと称す）、DW1，DW2はこの幅広用ゲートトラ
ンスPTWの２次電圧を全波整流するためのダイオ
ード、R3は抵抗で、幅広オンゲート回路を構成
する。
広ゲートパルス発生用トランジスタ、PTWは幅
広用絶縁パルストランス（以下幅広用ゲートトラ
ンスと称す）、DW1，DW2はこの幅広用ゲートトラ
ンスPTWの２次電圧を全波整流するためのダイオ
ード、R3は抵抗で、幅広オンゲート回路を構成
する。
各々のトランジスタの制御信号は第２図ａ〜ｃ
に示すように与えられ、GTOのゲート電流は第
２図ｄに示すように時間t1でオーバードライブ電
流が流れ始め、時間t2でオーバードライブ電流が
なくなり、幅広ゲート電流として図示のように高
周波を全波整流した電流となる。さらに時間t3で
オフゲート電流が流れGTOをターンオフさせ、
時間t4でオフ電流が零となる。
に示すように与えられ、GTOのゲート電流は第
２図ｄに示すように時間t1でオーバードライブ電
流が流れ始め、時間t2でオーバードライブ電流が
なくなり、幅広ゲート電流として図示のように高
周波を全波整流した電流となる。さらに時間t3で
オフゲート電流が流れGTOをターンオフさせ、
時間t4でオフ電流が零となる。
この従来例では制御信号が３種類必要となり、
回路が非常に複雑となる。さらに具合が悪いの
は、第１図に示すようにオフ回路電流として実線
に示すGTOカソードからゲートに流れるオフ電
流の外に、点線で示すように幅広オンゲート回路
にも分流する。特にGTOの主電流がしや断され
カソード、ゲート間に電圧を持つようになると、
第１図の点線のみの電流となる。この電流は、抵
抗R3がサイリスタの場合に比較しかなり低抵抗
（幅広オン電流として２〜3A以上必要とするのが
普通である）であるため、無視できない値とな
る。この電流はオフ電流の利用率が低下するばか
りではなく、オフゲートパルスが消滅する時に、
幅広オンゲート回路に流れる電流も消滅しようと
するが、幅広用ゲートトランスPTWの巻線のイ
ンダクタンスおよび回路の配線インダクタンスに
より継続して第１図点線に示す電流を流そうとす
る。
回路が非常に複雑となる。さらに具合が悪いの
は、第１図に示すようにオフ回路電流として実線
に示すGTOカソードからゲートに流れるオフ電
流の外に、点線で示すように幅広オンゲート回路
にも分流する。特にGTOの主電流がしや断され
カソード、ゲート間に電圧を持つようになると、
第１図の点線のみの電流となる。この電流は、抵
抗R3がサイリスタの場合に比較しかなり低抵抗
（幅広オン電流として２〜3A以上必要とするのが
普通である）であるため、無視できない値とな
る。この電流はオフ電流の利用率が低下するばか
りではなく、オフゲートパルスが消滅する時に、
幅広オンゲート回路に流れる電流も消滅しようと
するが、幅広用ゲートトランスPTWの巻線のイ
ンダクタンスおよび回路の配線インダクタンスに
より継続して第１図点線に示す電流を流そうとす
る。
一方、オフ用ゲートトランスPTOFFはオフ用ト
ランジスタTOFFのしや断により逆誘起電圧を発生
し、２次巻線電流を阻止するように動作する。こ
のため上述した幅広オンゲート回路の電流は、第
２図ｄのゲート電流波形に時間t4で点線で示すよ
うにGTOのゲート、カソードに流れ、GTOをタ
ーンオンするおそれがある。
ランジスタTOFFのしや断により逆誘起電圧を発生
し、２次巻線電流を阻止するように動作する。こ
のため上述した幅広オンゲート回路の電流は、第
２図ｄのゲート電流波形に時間t4で点線で示すよ
うにGTOのゲート、カソードに流れ、GTOをタ
ーンオンするおそれがある。
したがつて幅広オンゲート回路に必ずスイツチ
素子が必要となり、このスイツチ素子を制御する
絶縁された制御信号を発生する回路を併せて考え
ると非常に複雑な回路となる。
素子が必要となり、このスイツチ素子を制御する
絶縁された制御信号を発生する回路を併せて考え
ると非常に複雑な回路となる。
さらに幅広オンゲート信号として第２図ｄのゲ
ート電流に示すように、高周波を全波しているこ
とに起因するゲート電流の不連続が必ず発生し、
GTOの動作に極めて悪い影響を与える。
ート電流に示すように、高周波を全波しているこ
とに起因するゲート電流の不連続が必ず発生し、
GTOの動作に極めて悪い影響を与える。
本発明は上述したような従来の欠点に鑑みなさ
れたもので、以下本発明を実施例図面にもとづい
て説明する。第３図は本発明の一実施例を示す
GTOのゲート駆動回路図で、第１図と同一機能
をするものについては同一符号を付して示してあ
る。Ｅは幅広オンゲート電源で、これは絶縁され
た直流電源であればどのようなものでもよい（以
下直流電源Ｅという）。SWは幅広オンゲート電流
をオン・オフする制御用サイリスタ、R4は制御
用サイリスタSWのゲート電流を制限する抵抗、
SOFFは制御用サイリスタSWをオフするためのSW
オフ用トランジスタ、R5はこのスイツチ素子
（SOFF）をオン・オフする電流を制限する抵抗で
ある。
れたもので、以下本発明を実施例図面にもとづい
て説明する。第３図は本発明の一実施例を示す
GTOのゲート駆動回路図で、第１図と同一機能
をするものについては同一符号を付して示してあ
る。Ｅは幅広オンゲート電源で、これは絶縁され
た直流電源であればどのようなものでもよい（以
下直流電源Ｅという）。SWは幅広オンゲート電流
をオン・オフする制御用サイリスタ、R4は制御
用サイリスタSWのゲート電流を制限する抵抗、
SOFFは制御用サイリスタSWをオフするためのSW
オフ用トランジスタ、R5はこのスイツチ素子
（SOFF）をオン・オフする電流を制限する抵抗で
ある。
第３図において、オン制御信号が与えられる幅
狭のオンゲート回路と、オフ制御信号が与えられ
るオフ回路の構成は第１図と同様であるが、本考
案においては図示のように前記直流電源Ｅの正極
に抵抗R3の一端を接続し、この抵抗R3の他端と
GTOのゲートとの間に制御用サイリスタSWをカ
ソードがGTOのゲート側となるよう接続し、直
流電源Ｅの負極をGTOのカソードに接続した幅
広オンゲート回路を備え、この幅広オンゲート回
路の制御用サイリスタSWの点弧をオン用ゲート
トランスPTONの２次電圧で行い、オフ用ゲート
トランスPTOFFの２次巻線の・印を付していない
端子側にカソードを、GTOのゲートにアノード
が接続されたダイオードDFのカソードと制御用
サイリスタSWのアノード間に、SWオフ用トラン
ジスタSOFFを接続し、そのSWオフ用トランジスタ
SOFFの導通によつて制御用サイリスタSWを短絡す
るように構成し、このSWオフ用トランジスタSOFF
をオフ用ゲートトランスPTOFFの２次電圧で導通
させ、制御用サイリスタSWの消弧を行うように
する。
狭のオンゲート回路と、オフ制御信号が与えられ
るオフ回路の構成は第１図と同様であるが、本考
案においては図示のように前記直流電源Ｅの正極
に抵抗R3の一端を接続し、この抵抗R3の他端と
GTOのゲートとの間に制御用サイリスタSWをカ
ソードがGTOのゲート側となるよう接続し、直
流電源Ｅの負極をGTOのカソードに接続した幅
広オンゲート回路を備え、この幅広オンゲート回
路の制御用サイリスタSWの点弧をオン用ゲート
トランスPTONの２次電圧で行い、オフ用ゲート
トランスPTOFFの２次巻線の・印を付していない
端子側にカソードを、GTOのゲートにアノード
が接続されたダイオードDFのカソードと制御用
サイリスタSWのアノード間に、SWオフ用トラン
ジスタSOFFを接続し、そのSWオフ用トランジスタ
SOFFの導通によつて制御用サイリスタSWを短絡す
るように構成し、このSWオフ用トランジスタSOFF
をオフ用ゲートトランスPTOFFの２次電圧で導通
させ、制御用サイリスタSWの消弧を行うように
する。
次に、本発明による第３図実施例回路の動作説
明を第４図を用いて説明する。時間t1において第
４図ａに示すオン制御信号がオン用トランジスタ
TONに印加され、オン用トランジスタTONをオン
させる。これによりオン用ゲートトランスPTON
に電圧が加わり、オン／オフ干渉防止用サイリス
タSONがオンすることによつて、PTON２次巻線→
抵抗R2→GTOゲート→GTOカソード→SON→
PTON２次巻線の経路で電流が流れ、GTOをオン
させる。この時、抵抗R2の並列回路である抵抗
R4→SWゲート→SWカソードの経路にも電流が流
れ、制御用サイリスタSWをオンさせる。したが
つて直流電源Ｅからも抵抗R3→SW→GTOゲート
→GTOカソード→直流電源Ｅの経路で電流が流
れ、幅広オンゲート電流（第４図ｂ）となる。
明を第４図を用いて説明する。時間t1において第
４図ａに示すオン制御信号がオン用トランジスタ
TONに印加され、オン用トランジスタTONをオン
させる。これによりオン用ゲートトランスPTON
に電圧が加わり、オン／オフ干渉防止用サイリス
タSONがオンすることによつて、PTON２次巻線→
抵抗R2→GTOゲート→GTOカソード→SON→
PTON２次巻線の経路で電流が流れ、GTOをオン
させる。この時、抵抗R2の並列回路である抵抗
R4→SWゲート→SWカソードの経路にも電流が流
れ、制御用サイリスタSWをオンさせる。したが
つて直流電源Ｅからも抵抗R3→SW→GTOゲート
→GTOカソード→直流電源Ｅの経路で電流が流
れ、幅広オンゲート電流（第４図ｂ）となる。
第４図ａに示すように時間t2でオン制御信号が
なくなり、オン／オフ干渉防止用サイリスタSON
がオフするが、制御用サイリスタSWは引続きオ
ンして直流電源Ｅから幅広オンゲート電流を流し
続ける（第４図ｂ）。
なくなり、オン／オフ干渉防止用サイリスタSON
がオフするが、制御用サイリスタSWは引続きオ
ンして直流電源Ｅから幅広オンゲート電流を流し
続ける（第４図ｂ）。
時間t3において第４図ｃに示すようにオフ制御
信号がオフ用トランジスタTOFFに印加され、オフ
用トランジスタTOFFをオンする。これによりオフ
用ゲートトランスPTOFFに電圧が加わり、第３図
に実線で示した経路にオフ電流が流れ、GTOを
オフさせる（第４図ｄ）。GTOがしや断するとオ
フ用ゲートトランスPTOFFの２次電圧により、SW
オフ用トランジスタSOFFに第３図に点線で示す経
路に電流が流れ、SWオフ用トランジスタSOFFをオ
ンさせる。SW用トランジスタSOFFがオンすること
により、制御用サイリスタSWに流れていた電流
がSWオフ用トランジスタSOFFに転流し、直流電源
Ｅ→抵抗R3→SOFF→PTOFF２次巻線→直流電源Ｅ
の経路に電流が流れるようになる。この動作によ
り制御用サイリスタSWがオフし、幅広オンゲー
ト電流が流れなくなる（第４図ｂ）。時間t4でオ
フ電流は零となる。
信号がオフ用トランジスタTOFFに印加され、オフ
用トランジスタTOFFをオンする。これによりオフ
用ゲートトランスPTOFFに電圧が加わり、第３図
に実線で示した経路にオフ電流が流れ、GTOを
オフさせる（第４図ｄ）。GTOがしや断するとオ
フ用ゲートトランスPTOFFの２次電圧により、SW
オフ用トランジスタSOFFに第３図に点線で示す経
路に電流が流れ、SWオフ用トランジスタSOFFをオ
ンさせる。SW用トランジスタSOFFがオンすること
により、制御用サイリスタSWに流れていた電流
がSWオフ用トランジスタSOFFに転流し、直流電源
Ｅ→抵抗R3→SOFF→PTOFF２次巻線→直流電源Ｅ
の経路に電流が流れるようになる。この動作によ
り制御用サイリスタSWがオフし、幅広オンゲー
ト電流が流れなくなる（第４図ｂ）。時間t4でオ
フ電流は零となる。
以上述べたように本発明によれば、比較的に簡
単な回路構成で、オン用、オフ用の２つの幅狭の
信号でGTOのオーバードライブ、幅広オンゲー
ト、オフゲートを可能とするばかりでなく、各々
の回路間の干渉を全くなくし、さらに幅広オンゲ
ート電流は完全な直流電流とすることができるよ
うになり、GTOの確実な動作をさせることが可
能となる。
単な回路構成で、オン用、オフ用の２つの幅狭の
信号でGTOのオーバードライブ、幅広オンゲー
ト、オフゲートを可能とするばかりでなく、各々
の回路間の干渉を全くなくし、さらに幅広オンゲ
ート電流は完全な直流電流とすることができるよ
うになり、GTOの確実な動作をさせることが可
能となる。
第１図は従来のゲートターンオフサイリスタの
ゲート駆動回路図、第２図は第１図回路の動作説
明図、第３図は本発明の一実施例を示すゲートタ
ーンオフサイリスタのゲート駆動回路図、第４図
は第３図回路の動作説明図である。 TON…オン用トランジスタ、TOFF…オフ用トラ
ンジスタ、TW1，TW2…幅広ゲートパルス発生用
トランジスタ、PTON…オン用絶縁パルストラン
ス、PTOFF…オフ用絶縁パルストランス、PTW…
幅広用絶縁パルストランス、DW1，DW2，DF…ダ
イオード、SON…オン／オフ干渉防止用サイリス
タ、SW…制御用サイリスタ、SOFF…SWオフ用ト
ランジスタ、GTO…ゲートターンオフサイリス
タ、R1〜R5…抵抗。
ゲート駆動回路図、第２図は第１図回路の動作説
明図、第３図は本発明の一実施例を示すゲートタ
ーンオフサイリスタのゲート駆動回路図、第４図
は第３図回路の動作説明図である。 TON…オン用トランジスタ、TOFF…オフ用トラ
ンジスタ、TW1，TW2…幅広ゲートパルス発生用
トランジスタ、PTON…オン用絶縁パルストラン
ス、PTOFF…オフ用絶縁パルストランス、PTW…
幅広用絶縁パルストランス、DW1，DW2，DF…ダ
イオード、SON…オン／オフ干渉防止用サイリス
タ、SW…制御用サイリスタ、SOFF…SWオフ用ト
ランジスタ、GTO…ゲートターンオフサイリス
タ、R1〜R5…抵抗。
Claims (1)
- １ 低圧側直流電源の正極および負極の間に、オ
ン用ゲートトランスの１次巻線とオン用トランジ
スタの直列回路を接続しかつオフ用ゲートトラン
スの１次巻線とオフ用トランジスタの直列回路を
接続し、前記オン用ゲートトランスの２次巻線の
正端子と被制御ゲートターンオフサイリスタのゲ
ート間に第２の抵抗R2を接続し、かつオン用ゲ
ートトランスの２次巻線の負端子と被制御ゲート
ターンオフサイリスタのカソード間にオン／オフ
干渉防止用サイリスタをアノードが被制御ゲート
ターンオフサイリスタのカソード側となるように
接続するとともに、オン用ゲートトランスの２次
巻線の正端子とオン／オフ干渉防止用サイリスタ
のゲートの間に第１の抵抗R1を接続したオーバ
ードライブ回路、前記オフ用ゲートトランスの２
次巻線の正端子と被制御ゲートターンオフサイリ
スタのカソードを接続しかつ負端子と被制御ゲー
トターンオフサイリスタのゲートとの間にアノー
ドが被制御ゲートターンオフサイリスタのゲート
側となるようにダイオードを接続したオフゲート
回路、高圧側直流電源の正極に第３の抵抗R3の
一端を接続しかつ抵抗R3の他端を制御用サイリ
スタのアノードに接続するとともに、該制御用サ
イリスタのカソードを被制御ゲートターンオフサ
イリスタのゲートに接続し、前記高圧側直流電源
の負極と被制御ゲートターンオフサイリスタのカ
ソードを、制御用サイリスタのゲートと前記オン
用ゲートトランスの正端子との間に第４の抵抗
（R4）を接続した幅広オンゲート回路を備えると
ともに、前記制御用サイリスタのアノードにコレ
クタがかつ前記ダイオードのカソードにエミツタ
が接続するように制御用サイリスタオフ用トラン
ジスタを設け、該制御用サイリスタオフ用トラン
ジスタのベースと前記オフ用ゲートトランスの正
端子の間に第５の抵抗（R5）を接続したことを
特徴とするゲートターンオフサイリスタのゲート
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58030769A JPS59158127A (ja) | 1983-02-28 | 1983-02-28 | ゲ−トタ−ンオフサイリスタのゲ−ト駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58030769A JPS59158127A (ja) | 1983-02-28 | 1983-02-28 | ゲ−トタ−ンオフサイリスタのゲ−ト駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59158127A JPS59158127A (ja) | 1984-09-07 |
| JPH0324817B2 true JPH0324817B2 (ja) | 1991-04-04 |
Family
ID=12312883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58030769A Granted JPS59158127A (ja) | 1983-02-28 | 1983-02-28 | ゲ−トタ−ンオフサイリスタのゲ−ト駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59158127A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6673801B2 (ja) * | 2016-10-24 | 2020-03-25 | ニチコン株式会社 | ゲートパルス発生回路およびパルス電源装置 |
-
1983
- 1983-02-28 JP JP58030769A patent/JPS59158127A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59158127A (ja) | 1984-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2898272B2 (ja) | 抵抗をブートストラップ・ダイオードに直列結合したモノリシック・ゲート・ドライバ・デバイス | |
| US3999086A (en) | Drive circuit for a controllable electronic switching element, for example, a power transistor | |
| US5535115A (en) | Output circuit of PWM inverter wherein floating time is reduced | |
| US4605865A (en) | Input drive apparatus for power transistor | |
| JPH0324817B2 (ja) | ||
| JPS5934068B2 (ja) | 電子スイツチ | |
| US4107552A (en) | Semiconductor switch | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| US4105957A (en) | Full wave bridge power inverter | |
| JPH0235552B2 (ja) | ||
| JPH0311574B2 (ja) | ||
| JPH07177727A (ja) | 電圧駆動型スイッチング素子のゲート駆動回路および電圧駆動型スイッチング素子のゲート駆動方法 | |
| JPS62100164A (ja) | 複合半導体装置 | |
| JPH0223112Y2 (ja) | ||
| JPH055699Y2 (ja) | ||
| JPH026304B2 (ja) | ||
| JPH07298613A (ja) | 電源装置 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| SU1203657A1 (ru) | Транзисторный ключ | |
| SU1499470A1 (ru) | Высоковольтный ключ | |
| JPH0317471Y2 (ja) | ||
| JPS61177815A (ja) | 半導体スイツチ素子の駆動回路 | |
| JPH0257376B2 (ja) | ||
| JPH06106019B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0759125B2 (ja) | 電気車用制御装置 |