JPH0325050B2 - - Google Patents
Info
- Publication number
- JPH0325050B2 JPH0325050B2 JP7773184A JP7773184A JPH0325050B2 JP H0325050 B2 JPH0325050 B2 JP H0325050B2 JP 7773184 A JP7773184 A JP 7773184A JP 7773184 A JP7773184 A JP 7773184A JP H0325050 B2 JPH0325050 B2 JP H0325050B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- comparator
- comparators
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 37
- 238000009499 grossing Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、トランジスタ回路による自動利得制
御回路に関するものである。
御回路に関するものである。
（従来例）
はじめに、第１図により、従来例を説明する。
第１図において、１は可変利得増幅器、２，３
は比較器、４はトランジスタ、５乃至７は抵抗、
８は基準電圧源、１０は検波回路、２４はバイア
ス回路、１１，１２はそれぞれ入出力端子を示
す。また、比較器２，比較器３，トランジスタ
４，抵抗５，抵抗６，抵抗７、及び基準電圧源８
は検出回路１３を構成している。
は比較器、４はトランジスタ、５乃至７は抵抗、
８は基準電圧源、１０は検波回路、２４はバイア
ス回路、１１，１２はそれぞれ入出力端子を示
す。また、比較器２，比較器３，トランジスタ
４，抵抗５，抵抗６，抵抗７、及び基準電圧源８
は検出回路１３を構成している。
可変利得増幅器１の出力信号レベルを検出回路
１３により検出し、検出回路１３への入力信号レ
ベルに応じ、平滑手段、及びこの平滑手段により
可変利得増幅器１の利得を変化させる制御手段を
具備する検波回路１０により、可変利得増幅器１
にそれぞれ第１，第２の利得制御信号を与えて、
可変利得増幅器１にそれぞれ異なる状態で自動利
得制御を行うようにさせている。ここで、入力信
号レベルの検出は、トランジスタ４のエミツタと
基準電位点との間に直列に接続された抵抗５乃至
７により、各々抵抗分割された信号レベルを、所
定の基準電圧が比較電圧として与えられた比較器
１，２において比較する事によつて成される。す
なわち、トランジスタ４のベースに印加される信
号成分をVI及びトランジスタ４のベースにバイ
アス回路２４によつて与えられるバイアス電圧を
VB抵抗５乃至抵抗７の各々の抵抗値をそれぞれ
R5及びトランジスタ４のベース〜エミツタ間順
方向電圧をVFとすると、(1)式〜(4)式が成り立つ。
１３により検出し、検出回路１３への入力信号レ
ベルに応じ、平滑手段、及びこの平滑手段により
可変利得増幅器１の利得を変化させる制御手段を
具備する検波回路１０により、可変利得増幅器１
にそれぞれ第１，第２の利得制御信号を与えて、
可変利得増幅器１にそれぞれ異なる状態で自動利
得制御を行うようにさせている。ここで、入力信
号レベルの検出は、トランジスタ４のエミツタと
基準電位点との間に直列に接続された抵抗５乃至
７により、各々抵抗分割された信号レベルを、所
定の基準電圧が比較電圧として与えられた比較器
１，２において比較する事によつて成される。す
なわち、トランジスタ４のベースに印加される信
号成分をVI及びトランジスタ４のベースにバイ
アス回路２４によつて与えられるバイアス電圧を
VB抵抗５乃至抵抗７の各々の抵抗値をそれぞれ
R5及びトランジスタ４のベース〜エミツタ間順
方向電圧をVFとすると、(1)式〜(4)式が成り立つ。
V2A＝VI×R6＋R7／R5＋R6＋R7 ……(1)
V3A＝VI×R7／R5＋R6＋R7 ……(2)
V2D＝（VB−VF）×R6＋R7／R5＋R6＋R7……(3)
V3D＝（VB−VF）×R7／R5＋R6＋R7 ……(4)
但し V2A：比較器２の入力端子における信号
成分 V3A：比較器３の入力端子における号成分 V2D：比較器２の入力端子に印加される直
流バイアス電圧 V3D：比較器３の入力端子に印加される直
流バイアス電圧 また、比較器２，３に基準電圧源８により与え
られる比較電圧をVRとすれば、この比較電圧VR
と、(1)式乃至(4)式で与えられるV2A＋V2D，V3A＋
V3Dなる入力端子電圧が、各々比較器２，３で比
較される。ここで、比較器２，３の比較電圧VR
が VR＝（VB−VF）＋VX ……(5) で与えられているとする。この時(1)式乃至(5)式よ
り比較器２及び３の出力がある状態から反転する
のはそれぞれ、(6)式及び(7)式が成り立つ時点であ
る。
成分 V3A：比較器３の入力端子における号成分 V2D：比較器２の入力端子に印加される直
流バイアス電圧 V3D：比較器３の入力端子に印加される直
流バイアス電圧 また、比較器２，３に基準電圧源８により与え
られる比較電圧をVRとすれば、この比較電圧VR
と、(1)式乃至(4)式で与えられるV2A＋V2D，V3A＋
V3Dなる入力端子電圧が、各々比較器２，３で比
較される。ここで、比較器２，３の比較電圧VR
が VR＝（VB−VF）＋VX ……(5) で与えられているとする。この時(1)式乃至(5)式よ
り比較器２及び３の出力がある状態から反転する
のはそれぞれ、(6)式及び(7)式が成り立つ時点であ
る。
｛VB−VF）＋V′I｝×R6＋R7／R5＋R6＋R7
＝（VB−VF）＋VX ……(6)
｛VB−VF＋V″I｝×R7／R5＋R6＋R7
＝（VB−VF）＋VX ……(7)
(6)，(7)をそれぞれトランジスタ４のベースに印
加される信号成分V′I，V″Iについて解くと、 V′I＝R5／R6＋R7×（VB−VF）＋（１＋R5／R6＋R7） ×VX＝R5／R6＋R7×｛（VB−VF）＋VX ……(8) V″IR5＋R6／R7×（VB−VF）＋（１＋R5＋R6／R7）×VX ＝R5＋R6／R7×｛（VB−VF）＋VX｝＋VX ……(9) ここで、比較器２及び３の各々によつて、検出
される信号レベルの比、すなわち、V′I，V″Iの比
は、(8)式，(9)式より(10)式の様になる。
加される信号成分V′I，V″Iについて解くと、 V′I＝R5／R6＋R7×（VB−VF）＋（１＋R5／R6＋R7） ×VX＝R5／R6＋R7×｛（VB−VF）＋VX ……(8) V″IR5＋R6／R7×（VB−VF）＋（１＋R5＋R6／R7）×VX ＝R5＋R6／R7×｛（VB−VF）＋VX｝＋VX ……(9) ここで、比較器２及び３の各々によつて、検出
される信号レベルの比、すなわち、V′I，V″Iの比
は、(8)式，(9)式より(10)式の様になる。
V″I／V′I＝R5＋R6／R7×（VB−VF）
＋（１＋R5＋R6／R7）×VX／R5＋R6／R7×（VB−VF）＋
（１＋R5＋R6／R7）×VX……(10) 第１図に示す従来回路例においては、検出回路
１３の入力、すなわち、トランジスタ４のベース
に印加される入力信号の検出レベルの調整は、比
較電圧VBを調整する事によつて成されるが、(10)
式より明らかな様に、検出レベルを調整するため
に比較電圧VRを変化させると、それに伴つて、
比較器２，３の各々の検出レベルの相対的な関係
がずれてしまう欠点がある。また、唯一、比較器
２，３の各々の検出レベルの相対的な関係が、比
較電圧VRに依存しなくなるのは、(5)式において、 VR＝（VB−VF） ……(11) すなわち、VX＝０とし比較電圧をトランジス
タ４のエミツタ点バイアス電圧に等しくとつた場
合でこの時、(10)式は V″I／V′I＝R5＋R6／R7×（VB−VF）／
R5＋R6／R7×（VB−VF）＝（R5＋R6）×（R6＋R7）／R5
×R7(12) となり、抵抗５乃至抵抗７の比により与えられる
が、この場合、比較電圧を(11)式なる値に一義的に
決めねばならない。
＋（１＋R5＋R6／R7）×VX／R5＋R6／R7×（VB−VF）＋
（１＋R5＋R6／R7）×VX……(10) 第１図に示す従来回路例においては、検出回路
１３の入力、すなわち、トランジスタ４のベース
に印加される入力信号の検出レベルの調整は、比
較電圧VBを調整する事によつて成されるが、(10)
式より明らかな様に、検出レベルを調整するため
に比較電圧VRを変化させると、それに伴つて、
比較器２，３の各々の検出レベルの相対的な関係
がずれてしまう欠点がある。また、唯一、比較器
２，３の各々の検出レベルの相対的な関係が、比
較電圧VRに依存しなくなるのは、(5)式において、 VR＝（VB−VF） ……(11) すなわち、VX＝０とし比較電圧をトランジス
タ４のエミツタ点バイアス電圧に等しくとつた場
合でこの時、(10)式は V″I／V′I＝R5＋R6／R7×（VB−VF）／
R5＋R6／R7×（VB−VF）＝（R5＋R6）×（R6＋R7）／R5
×R7(12) となり、抵抗５乃至抵抗７の比により与えられる
が、この場合、比較電圧を(11)式なる値に一義的に
決めねばならない。
以上の様に信号に対し、複数の比較器により複
数の検出レベルを有し、比較器の比較電圧を調整
し、検出レベルを調整する従来回路例において
は、比較器の比較電圧を変化させると、各比較器
の各々の検出レベルの相対的な関係がずれてしま
う欠点があつた。
数の検出レベルを有し、比較器の比較電圧を調整
し、検出レベルを調整する従来回路例において
は、比較器の比較電圧を変化させると、各比較器
の各々の検出レベルの相対的な関係がずれてしま
う欠点があつた。
（発明の目的）
本発明の目的はかかる欠点を排除し、可変利得
増幅器に対し、複数の利得制御信号を与え、且
つ、該複数の制御信号の互いの相対関係や比較電
圧を変えても常に一定してい事を特徴とする自動
利得制御回路を提供す事にある。
増幅器に対し、複数の利得制御信号を与え、且
つ、該複数の制御信号の互いの相対関係や比較電
圧を変えても常に一定してい事を特徴とする自動
利得制御回路を提供す事にある。
（発明の構成）
本発明によれば、複数の制御信号を受けてそれ
ぞれの制御信号に応じた利得で増幅動作を行う利
得可変増幅器と、該増幅器の出力をベースに受け
エミツタに定電流源が供給された第１のトランジ
スタと、この第１のトランジスタのベースバイア
ス電圧と等しいバイアス電圧をベースに受けエミ
ツタに定電流源が与えられた第２のトランジスタ
と、第１のトランジスタと第２のトランジスタと
のエミツタ間に直列に接続された少なくとも３つ
の抵抗と、抵抗の各接続点の電圧と単一の基準電
圧とを比較する複数の比較器と、これら複数の比
較器の出力をそれぞれ前記複数の制御信号に変換
する回路とを含む自動利得制御回路を得る。
ぞれの制御信号に応じた利得で増幅動作を行う利
得可変増幅器と、該増幅器の出力をベースに受け
エミツタに定電流源が供給された第１のトランジ
スタと、この第１のトランジスタのベースバイア
ス電圧と等しいバイアス電圧をベースに受けエミ
ツタに定電流源が与えられた第２のトランジスタ
と、第１のトランジスタと第２のトランジスタと
のエミツタ間に直列に接続された少なくとも３つ
の抵抗と、抵抗の各接続点の電圧と単一の基準電
圧とを比較する複数の比較器と、これら複数の比
較器の出力をそれぞれ前記複数の制御信号に変換
する回路とを含む自動利得制御回路を得る。
（発明の実施例）
次に、図面を参照して本発明をより詳細に説明
する。
する。
第２図は本発明の一実施例を示したものであ
り、１は可変利得増幅器、２，３は比較器、８は
基準電圧源、１０は検波回路、１４，１５はトラ
ンジスタ、１６乃至１８は低抗、１９，２２はバ
イアス回路、２０，２１は定源流源、１１，１２
はそれぞれ入出力端子を示す。また、比較器２，
比較器３，トランジスタ１４，トランジスタ１
５，抵抗１６，，抵抗１７，抵抗１８，定電流源
２０，定電流源２１，バイアス回路１９及び基準
電圧源８は、検出回路２３を構成している。
り、１は可変利得増幅器、２，３は比較器、８は
基準電圧源、１０は検波回路、１４，１５はトラ
ンジスタ、１６乃至１８は低抗、１９，２２はバ
イアス回路、２０，２１は定源流源、１１，１２
はそれぞれ入出力端子を示す。また、比較器２，
比較器３，トランジスタ１４，トランジスタ１
５，抵抗１６，，抵抗１７，抵抗１８，定電流源
２０，定電流源２１，バイアス回路１９及び基準
電圧源８は、検出回路２３を構成している。
第２図に示す一実施例の回路は、可変利得増幅
器１の出力レベルを検出回路２３により検出し、
この検出回路２３への入力信号レベルに応じ、平
滑手段及びその出力により可変利得増幅器１の利
得を変化させる制御手段を具備する検波回路１０
により、可変利得増幅器１にそれぞれ、第１，第
２の利得制御信号を与えている。検出回路２３内
では、バイアス回路２２を介して加えられる可変
利得増幅器１の出力をエミツタに定電流源２０を
有するトランジスタ１４のベースに受け、更にエ
ミツタに定電流源２１を有するトランジスタ１５
のベースにはバイアス回路１９からバイアス電圧
が与えられている。トランジスタ１４と１５との
エミツタ間には抵抗１６，１７，１８が直列に接
続され、抵抗１６と１７との接続点が比較器２に
接続され、抵抗１７と１８との接続点が比較器３
に接続されている。かかる構成によれば、比較器
２，３の比較電圧により、検出回路２３に入力さ
れる信号レベルに対する検出レベルを基準電圧源
８で変化させても、比較器２，３の各々の検出レ
ベルの相対的関係が常に一定となり得る。
器１の出力レベルを検出回路２３により検出し、
この検出回路２３への入力信号レベルに応じ、平
滑手段及びその出力により可変利得増幅器１の利
得を変化させる制御手段を具備する検波回路１０
により、可変利得増幅器１にそれぞれ、第１，第
２の利得制御信号を与えている。検出回路２３内
では、バイアス回路２２を介して加えられる可変
利得増幅器１の出力をエミツタに定電流源２０を
有するトランジスタ１４のベースに受け、更にエ
ミツタに定電流源２１を有するトランジスタ１５
のベースにはバイアス回路１９からバイアス電圧
が与えられている。トランジスタ１４と１５との
エミツタ間には抵抗１６，１７，１８が直列に接
続され、抵抗１６と１７との接続点が比較器２に
接続され、抵抗１７と１８との接続点が比較器３
に接続されている。かかる構成によれば、比較器
２，３の比較電圧により、検出回路２３に入力さ
れる信号レベルに対する検出レベルを基準電圧源
８で変化させても、比較器２，３の各々の検出レ
ベルの相対的関係が常に一定となり得る。
すなわち、トランジスタ１４のベースに印加さ
れる信号成分をVI及びトランジスタ１４のベー
スにバイアス回路２２によつて与えられるバイア
ス電圧をVB，抵抗１６乃至抵抗１８の各々の抵
抗値をそれぞれR16乃至R18、及びトランジスタ
１５のベースにバイアス回路１９により与えられ
るバイアス電圧をV′B，トランジスタ１４，１５
のベース〜エミツタ間順方向電圧をVFとすると、
(13)式〜(16)式が成り立つ V′2A×R17＋R18／R16＋R17＋R18 ……(13) V′3A＝VI×R18／R16＋R17＋R18 ……(14) V′2D＝（VB−VF）−｛（VB−VF）−（V′B−VF）｝
×R16／R16＋R17＋R18 ＝（VB−VF）−（V′B−VF）×R16／R16＋R17
＋R18……(15) V′3D＝（VB−VF）−｛（V′B−VF）｝×R16＋R17／R
16＋R17＋R18＝（VB−VF）−（V′B−VF）×R16＋R17／
R16＋R17＋R18……(16) 但し、V′2A：比較器２の入力端子における信号
成分 V′3A：比較器３の入力端子における信号
成分 V′2D：比較器２の入力端子に印加される
直流バイアス電圧 V′3D：比較器３の入力端子に印加される
直流バイアス電圧 ここで、バイアス回路２２によりトランジスタ
１４のベースに与えられるバイアス電圧VBとバ
イアス回路１９によりトランジスタ１５のベース
に与えられるバイアス電圧V′Bとを等しく設定す
ると、前記(15)式，(16)式より、(17)式，(18)式が
成り立つ V′2D＝VB−VF ……(17) V′3D＝VB−VF ……(18) また、比較器２，３に基準電圧源８により与え
られる比較電圧をVRとすれば、この比較電圧VR
と、(13)式，(14)式，(17)式、及び(18)式で与えら
れV′2A＋V′2D，V′3A＋V′3Dなる比較器入力端子電
圧が、各々比較器２，３で比較される。ここで、
比較器２３の比較電圧VRが VR＝（VB−VF）＋VX但しVX≠０ ……(19) で与えられているとすると、(13)式，(14)式，(17)
式、乃至(19)式より批較器２及び３の出力がある
状態から反転するのは、それぞれ(20)式，(21)式
が成り立つ場合である。
れる信号成分をVI及びトランジスタ１４のベー
スにバイアス回路２２によつて与えられるバイア
ス電圧をVB，抵抗１６乃至抵抗１８の各々の抵
抗値をそれぞれR16乃至R18、及びトランジスタ
１５のベースにバイアス回路１９により与えられ
るバイアス電圧をV′B，トランジスタ１４，１５
のベース〜エミツタ間順方向電圧をVFとすると、
(13)式〜(16)式が成り立つ V′2A×R17＋R18／R16＋R17＋R18 ……(13) V′3A＝VI×R18／R16＋R17＋R18 ……(14) V′2D＝（VB−VF）−｛（VB−VF）−（V′B−VF）｝
×R16／R16＋R17＋R18 ＝（VB−VF）−（V′B−VF）×R16／R16＋R17
＋R18……(15) V′3D＝（VB−VF）−｛（V′B−VF）｝×R16＋R17／R
16＋R17＋R18＝（VB−VF）−（V′B−VF）×R16＋R17／
R16＋R17＋R18……(16) 但し、V′2A：比較器２の入力端子における信号
成分 V′3A：比較器３の入力端子における信号
成分 V′2D：比較器２の入力端子に印加される
直流バイアス電圧 V′3D：比較器３の入力端子に印加される
直流バイアス電圧 ここで、バイアス回路２２によりトランジスタ
１４のベースに与えられるバイアス電圧VBとバ
イアス回路１９によりトランジスタ１５のベース
に与えられるバイアス電圧V′Bとを等しく設定す
ると、前記(15)式，(16)式より、(17)式，(18)式が
成り立つ V′2D＝VB−VF ……(17) V′3D＝VB−VF ……(18) また、比較器２，３に基準電圧源８により与え
られる比較電圧をVRとすれば、この比較電圧VR
と、(13)式，(14)式，(17)式、及び(18)式で与えら
れV′2A＋V′2D，V′3A＋V′3Dなる比較器入力端子電
圧が、各々比較器２，３で比較される。ここで、
比較器２３の比較電圧VRが VR＝（VB−VF）＋VX但しVX≠０ ……(19) で与えられているとすると、(13)式，(14)式，(17)
式、乃至(19)式より批較器２及び３の出力がある
状態から反転するのは、それぞれ(20)式，(21)式
が成り立つ場合である。
（VB−VF）＋V′I＋R17＋R18／R16＋R17＋
R18＝（VB−VF）＋VX……(20) （VB−VF）＋V″I×R18／R16＋R17＋R18＝
（VB−VF）＋VX……(21) ここで、(20)式のV′Iは比較器２の比較電圧VR
が(19)式で与えられた場合における比較器２の出
力の状態が反転する時のトランジスタ１４のベー
スでの信号成分を示し、(21)式のV″Iは比較器３
の比較電圧VRが(19)式で与えられた場合における
比較器３の出力の状態が反転する時のトランジス
タ１４のベースでの信号成分を示している。(20)
式、(21)式を信号成分V′〓，V″〓についてそれぞれ
解くと、(22)式、(23)式のようになる。
R18＝（VB−VF）＋VX……(20) （VB−VF）＋V″I×R18／R16＋R17＋R18＝
（VB−VF）＋VX……(21) ここで、(20)式のV′Iは比較器２の比較電圧VR
が(19)式で与えられた場合における比較器２の出
力の状態が反転する時のトランジスタ１４のベー
スでの信号成分を示し、(21)式のV″Iは比較器３
の比較電圧VRが(19)式で与えられた場合における
比較器３の出力の状態が反転する時のトランジス
タ１４のベースでの信号成分を示している。(20)
式、(21)式を信号成分V′〓，V″〓についてそれぞれ
解くと、(22)式、(23)式のようになる。
V′〓＝R16＋R17＋R18／R17＋R18 ……(22)
V″〓＝R16＋＋R17＋R18／R18×VX ……(23)
ここで、比較器２及び３の各々によつて検出さ
れる信号レベルの比、すなわち、V′〓，V″〓の比
は(22)式，(23)式の様になる。
れる信号レベルの比、すなわち、V′〓，V″〓の比
は(22)式，(23)式の様になる。
V″〓／V′〓＝R16＋R17＋R18／R18×VXR16
＋R17＋R18／R17＋R18×VX＝R17＋R18／R18＝１＋R17／
R18……(24) (24)式により示される様に、第２図に示す本発明
の一実施例によれば、比較器２，３に印加される
比較電圧VRを変化させて、検出回路２３の入力
すなわちトランジスタ１４のベースに印加される
入力信号の検出レベルの調整を行つても、比較器
２，３の各々の検出レベルの相対的な関係は、低
抗１７，抵抗１８により、常に一定に保たれる。
＋R17＋R18／R17＋R18×VX＝R17＋R18／R18＝１＋R17／
R18……(24) (24)式により示される様に、第２図に示す本発明
の一実施例によれば、比較器２，３に印加される
比較電圧VRを変化させて、検出回路２３の入力
すなわちトランジスタ１４のベースに印加される
入力信号の検出レベルの調整を行つても、比較器
２，３の各々の検出レベルの相対的な関係は、低
抗１７，抵抗１８により、常に一定に保たれる。
ここで第２図による本発明の一実施例では抵抗
１６乃至抵抵抗１８の３個の抵抗と、比較器２，
３の２個の比較器により検出し、可変利得増幅器
１に対し第１，第２の２つの異なる利得制御信号
を与える場合について示したが、本発明による効
果は、第２図に示した一実施例に限定されず、例
えば、第２図においてトランジスタ１４とトラン
ジスタ１５の各々のエミツタ間に、直列に、第１
乃至第ｎのｎ個の抵抗を接続し、各々の抵抗同士
の接続点に、共通の比較電圧が与えられた、第１
乃至第（ｎ−１）の（ｎ−１）個の比較器の入力
端子をそれぞれ接続する事により、可変利得増幅
器１に対し、第１乃至第（ｎ−１）の（ｎ−１）
個の異なる利得制御信号を与える自動利得制御回
路を実現した場合においても、同様の効果が得ら
れる。また、検波回路１０は単なる制御手段だけ
をもたせ、バイアス回路２２に検波機能をもたせ
ることもできる。
１６乃至抵抵抗１８の３個の抵抗と、比較器２，
３の２個の比較器により検出し、可変利得増幅器
１に対し第１，第２の２つの異なる利得制御信号
を与える場合について示したが、本発明による効
果は、第２図に示した一実施例に限定されず、例
えば、第２図においてトランジスタ１４とトラン
ジスタ１５の各々のエミツタ間に、直列に、第１
乃至第ｎのｎ個の抵抗を接続し、各々の抵抗同士
の接続点に、共通の比較電圧が与えられた、第１
乃至第（ｎ−１）の（ｎ−１）個の比較器の入力
端子をそれぞれ接続する事により、可変利得増幅
器１に対し、第１乃至第（ｎ−１）の（ｎ−１）
個の異なる利得制御信号を与える自動利得制御回
路を実現した場合においても、同様の効果が得ら
れる。また、検波回路１０は単なる制御手段だけ
をもたせ、バイアス回路２２に検波機能をもたせ
ることもできる。
第３図は、本発明を映像磁気記録装置〔以下、
VTR（Video Tape Recorder）と略す〕の輝度
信号処理回路における自動利得制御回路に実現し
た実施例である。第３図において検出回路４７を
構成するトランジスタ３０とトランジスタ３１の
各々のエミツタ間に直列に抵抗３５乃至抵抗３８
を接続し、抵抗３６，３６の接続点、抵抗３６，
３７の接続点及び抵抗３７，３８の接続点に、そ
れぞれ比較器２７，２８及び２９の入力端子を接
続し、比較器２７の出力には、バーストゲートパ
ルス回路４６の出力パルスにより制御されるスイ
ツチ回路４１を介して平滑回路４２が接続され、
比較器２９の出力にはバーストゲートパルス発生
回路４６から出力されるスイツチ回路４１を制御
するパルスとは位相が180゜異なるパルスにより制
御されるスイツチ回路４０を介して平滑回路４０
を介して平滑回路４２に接続される。また、比較
器２８の出力は、平滑回路４３に接続され平滑回
路４３及び平滑回路４２の各々の出力は、可変利
得増幅器２４の利得を制御す制御回路４４に入力
される。また、可変利得増幅器２４の出力とトラ
ンジスタ３０のベースとの間に、クランプ回路４
５が接続されている。また３４はバイアス回路で
ある。
VTR（Video Tape Recorder）と略す〕の輝度
信号処理回路における自動利得制御回路に実現し
た実施例である。第３図において検出回路４７を
構成するトランジスタ３０とトランジスタ３１の
各々のエミツタ間に直列に抵抗３５乃至抵抗３８
を接続し、抵抗３６，３６の接続点、抵抗３６，
３７の接続点及び抵抗３７，３８の接続点に、そ
れぞれ比較器２７，２８及び２９の入力端子を接
続し、比較器２７の出力には、バーストゲートパ
ルス回路４６の出力パルスにより制御されるスイ
ツチ回路４１を介して平滑回路４２が接続され、
比較器２９の出力にはバーストゲートパルス発生
回路４６から出力されるスイツチ回路４１を制御
するパルスとは位相が180゜異なるパルスにより制
御されるスイツチ回路４０を介して平滑回路４０
を介して平滑回路４２に接続される。また、比較
器２８の出力は、平滑回路４３に接続され平滑回
路４３及び平滑回路４２の各々の出力は、可変利
得増幅器２４の利得を制御す制御回路４４に入力
される。また、可変利得増幅器２４の出力とトラ
ンジスタ３０のベースとの間に、クランプ回路４
５が接続されている。また３４はバイアス回路で
ある。
第３図において、端子２５より入力された輝度
信号が、可変利得増幅器２４を介し、検出回路４
７の入力、すなわちトランジスタ３０のベースに
印加される際クランプ回路４５によつて、輝度信
号中の同期信号の先端が常に所定の電位にクラン
プされる。クランプ回路４５により設定されるク
ランプ電圧をVBとし、また、トランジスタ３１
のベースにバイアス回路３４の出力電圧をこれと
等しく設定すると、トランジスタ３０にVIなる
輝度信号が印加された時のトランジスタ３０のエ
ミツタ点電位、比較器２７，２８，２９の各々の
入力端子点電位VE30，V27，V28，V29は、(25)式
乃至(28)式が成り立つ VE30＝（VB−VF）＋VI ……(25) V27＝（VB−VF）＋VI×R36＋R37＋R38／R35＋R36＋R37
＋R38 ……(26) V28＝（VB−VF）×R37＋R38／R35＋R36＋R37＋R38……(
27) V29＝（VB−VF）＋VI×R38／R35＋R36＋R37＋R38 ……(28) 但し、R35，R36，R37，R38：抵抗35乃至抵抗
38の抵抗値 VF：トランジスタ３０，３１のベース〜エミ
ツタ間順方向電圧 また、VIは、同期信号の先端を０とする ここで、比較器２７乃至２９に印加される比較
電圧VRを VR＝VB−VF＋VX ……(29) と設定すると、比較器２７乃至２９における検出
レベルVDET27，VDET28，VDET29及びこの３つの検
出レベルの相対比VDET28／VDET27，VDET29／VDET27
は、(20)式乃至(24)式と同様にして、各々(30)式乃
至(34)式の様になる。
信号が、可変利得増幅器２４を介し、検出回路４
７の入力、すなわちトランジスタ３０のベースに
印加される際クランプ回路４５によつて、輝度信
号中の同期信号の先端が常に所定の電位にクラン
プされる。クランプ回路４５により設定されるク
ランプ電圧をVBとし、また、トランジスタ３１
のベースにバイアス回路３４の出力電圧をこれと
等しく設定すると、トランジスタ３０にVIなる
輝度信号が印加された時のトランジスタ３０のエ
ミツタ点電位、比較器２７，２８，２９の各々の
入力端子点電位VE30，V27，V28，V29は、(25)式
乃至(28)式が成り立つ VE30＝（VB−VF）＋VI ……(25) V27＝（VB−VF）＋VI×R36＋R37＋R38／R35＋R36＋R37
＋R38 ……(26) V28＝（VB−VF）×R37＋R38／R35＋R36＋R37＋R38……(
27) V29＝（VB−VF）＋VI×R38／R35＋R36＋R37＋R38 ……(28) 但し、R35，R36，R37，R38：抵抗35乃至抵抗
38の抵抗値 VF：トランジスタ３０，３１のベース〜エミ
ツタ間順方向電圧 また、VIは、同期信号の先端を０とする ここで、比較器２７乃至２９に印加される比較
電圧VRを VR＝VB−VF＋VX ……(29) と設定すると、比較器２７乃至２９における検出
レベルVDET27，VDET28，VDET29及びこの３つの検
出レベルの相対比VDET28／VDET27，VDET29／VDET27
は、(20)式乃至(24)式と同様にして、各々(30)式乃
至(34)式の様になる。
VDET27＝R35＋R36＋R37＋R38／R36＋R37＋R38×VX……(
30) VDET28＝R35＋R36＋R37＋R38／R37＋R38×VX ……(31) VDET29＝R35＋R36＋R37＋R38／R38×VX ……(32) VDET28／VDET27＝R36＋R37＋R38／R37＋R38 ……(33) VDET29／VDET27＝R36＋R37＋R38／R38 ……(34) (33)式，(34)式により、可変利得増幅器２４に
３つの異なる利得制御信号を与える比較器27乃至
29の各々の検出レベルの相対比は、抵抗比によ
り、常に一定に保たれる。一般に、VTRの輝度
信号処理回路における自動利得制御回路において
自動利得制御回路においては、輝度信号中の同期
信号レベルを一定にさせる第１の制御、同期信号
が何らかの要因で欠落した場合に映像信号レベル
が増大しない様にする第２の制御、更には、過渡
的に、過大入力が印加した場合などにおいて、自
動利得制御回路がミス・ロツクしない様にするた
めの第３の制御など、複数の制御動作点を与える
必要がある。第３図においては、比較器２７乃至
２９により、それぞれ、前述の第１乃至第３の制
御を行うための検出を行つており、例えば、比較
器２８では、映像信号の白レベル100％とした時
に約110％、また比較器２９では、映像信号の白
レベル100％とした時に約150％の各レベルで検出
される様に定してある。
30) VDET28＝R35＋R36＋R37＋R38／R37＋R38×VX ……(31) VDET29＝R35＋R36＋R37＋R38／R38×VX ……(32) VDET28／VDET27＝R36＋R37＋R38／R37＋R38 ……(33) VDET29／VDET27＝R36＋R37＋R38／R38 ……(34) (33)式，(34)式により、可変利得増幅器２４に
３つの異なる利得制御信号を与える比較器27乃至
29の各々の検出レベルの相対比は、抵抗比によ
り、常に一定に保たれる。一般に、VTRの輝度
信号処理回路における自動利得制御回路において
自動利得制御回路においては、輝度信号中の同期
信号レベルを一定にさせる第１の制御、同期信号
が何らかの要因で欠落した場合に映像信号レベル
が増大しない様にする第２の制御、更には、過渡
的に、過大入力が印加した場合などにおいて、自
動利得制御回路がミス・ロツクしない様にするた
めの第３の制御など、複数の制御動作点を与える
必要がある。第３図においては、比較器２７乃至
２９により、それぞれ、前述の第１乃至第３の制
御を行うための検出を行つており、例えば、比較
器２８では、映像信号の白レベル100％とした時
に約110％、また比較器２９では、映像信号の白
レベル100％とした時に約150％の各レベルで検出
される様に定してある。
第４図は、第３図による本発明の一実施例によ
るクランプ回路動作、３つの検出レベル及び自動
利得制御の一例を波形により示したものである。
第４図ａは、トランジスタ３０のベース点波形で
あり、ここでは、クランプ回路４５によつて、同
期信号の先端が、VBなる電圧にクランプされる。
従つて、比較器２７乃至２９の入力輝度信号に対
する検出レベル及びクランプ電圧との関係は、大
体第４図ｂの様になつている。第４図ｃ，ｄは自
動利得制御例を示したもので、検出回路４７の入
力に同期信号が何らかの要因で所定のレベルより
小さくなつた輝度信号が入力された場合である。
(c)は、トランジスタ３０のエミツタ点における信
号波形を示す。比較器２７は、同期信号レベルが
小なる事を検出し、該同期信号レベルが所定のレ
ベルになる様にする。この時、映像信号部分も、
同様に増幅されるとするが、比較器２８によつ
て、検出され一定レベルになる様に制御される。
（第４図ｄ）仮に、比較器２８が無い場合には、
(d)に破線で示した様に、映像信号が同期信号と同
様に増幅されてしまい、所定レベルを越えるた
め、不都合が生ずる。
るクランプ回路動作、３つの検出レベル及び自動
利得制御の一例を波形により示したものである。
第４図ａは、トランジスタ３０のベース点波形で
あり、ここでは、クランプ回路４５によつて、同
期信号の先端が、VBなる電圧にクランプされる。
従つて、比較器２７乃至２９の入力輝度信号に対
する検出レベル及びクランプ電圧との関係は、大
体第４図ｂの様になつている。第４図ｃ，ｄは自
動利得制御例を示したもので、検出回路４７の入
力に同期信号が何らかの要因で所定のレベルより
小さくなつた輝度信号が入力された場合である。
(c)は、トランジスタ３０のエミツタ点における信
号波形を示す。比較器２７は、同期信号レベルが
小なる事を検出し、該同期信号レベルが所定のレ
ベルになる様にする。この時、映像信号部分も、
同様に増幅されるとするが、比較器２８によつ
て、検出され一定レベルになる様に制御される。
（第４図ｄ）仮に、比較器２８が無い場合には、
(d)に破線で示した様に、映像信号が同期信号と同
様に増幅されてしまい、所定レベルを越えるた
め、不都合が生ずる。
以上述べた様に、本発明によれば、可変利得増
幅器に対し、補数の利得制御信号を与え、且つ、
動作点を与える各々の信号レベルに対する検出レ
ベルの相対的な関係を常に一定に保ちながら、系
全体の検出レベル設定を行う事が自動利得制御回
路を実現出来、特に、第３図において言及した
VTRの輝度信号処理回路における自動利得制御
等に好適である。また、本発明は、抵抗の相対比
や、トランジスタの整合がとりやすい半導体集積
回路により実現すれば更に効果的である事は明白
である。
幅器に対し、補数の利得制御信号を与え、且つ、
動作点を与える各々の信号レベルに対する検出レ
ベルの相対的な関係を常に一定に保ちながら、系
全体の検出レベル設定を行う事が自動利得制御回
路を実現出来、特に、第３図において言及した
VTRの輝度信号処理回路における自動利得制御
等に好適である。また、本発明は、抵抗の相対比
や、トランジスタの整合がとりやすい半導体集積
回路により実現すれば更に効果的である事は明白
である。
第１図は従来例を示す回路図であり、第２図は
本発明の一実施例を示す回路図である。また、第
３図は、本発明の他の実施例を示す回路図であ
り、第４図は第３図による本発明の他の実施例の
動作を示す波形図である。 １，２４…可変利得増幅器、３，３，２７〜２
９…比較器、４，１４，１５，３０，３１…トラ
ンジスタ、５〜７，１６〜１８，３５〜３８…抵
抗、８，３９…基準電圧源、９…基準電位点、１
０，４８…検波回路、１１，１２，２５，２６…
端子、１３，２３，４７…検出回路、１９，２
２，２４，３４…バイアス回路、２０，２１，３
２，３３…定電流源、４０，４１…スイツチ回
路、４２，４３…平滑回路、４４…制御回路、４
５…クランプ回路、４６…バーストゲートパルス
発生回路。
本発明の一実施例を示す回路図である。また、第
３図は、本発明の他の実施例を示す回路図であ
り、第４図は第３図による本発明の他の実施例の
動作を示す波形図である。 １，２４…可変利得増幅器、３，３，２７〜２
９…比較器、４，１４，１５，３０，３１…トラ
ンジスタ、５〜７，１６〜１８，３５〜３８…抵
抗、８，３９…基準電圧源、９…基準電位点、１
０，４８…検波回路、１１，１２，２５，２６…
端子、１３，２３，４７…検出回路、１９，２
２，２４，３４…バイアス回路、２０，２１，３
２，３３…定電流源、４０，４１…スイツチ回
路、４２，４３…平滑回路、４４…制御回路、４
５…クランプ回路、４６…バーストゲートパルス
発生回路。
Claims (1)
- １ 複数の制御信号を選択的に受けてそれぞれの
制御信号に応じた利得で増幅動作を行う利得可変
増幅器と、該増幅器の出力をバイアス電圧ととも
にベースに受けエミツタに定電流源が供給された
第１のトランジスタと、前記第１のトランジスタ
のベースへの前記バイアス電圧と等しいバイアス
電圧をベースに受けエミツタに定電流源が与えら
れた第２のトランジスタと、前記第１および第２
のトランジスタのエミツタ間に直列に接続された
少くとも３つの低抗と、これら抵抗の各接続点の
電圧を同一の基準電圧とを比較する複数の比較器
と、これら複数の比較器の出力をそれぞれ前記複
数の制御信号に変換する回路とを含むことを特徴
とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7773184A JPS60220611A (ja) | 1984-04-18 | 1984-04-18 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7773184A JPS60220611A (ja) | 1984-04-18 | 1984-04-18 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60220611A JPS60220611A (ja) | 1985-11-05 |
| JPH0325050B2 true JPH0325050B2 (ja) | 1991-04-04 |
Family
ID=13642045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7773184A Granted JPS60220611A (ja) | 1984-04-18 | 1984-04-18 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60220611A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3598658B2 (ja) * | 1996-06-04 | 2004-12-08 | 株式会社デンソー | 自動利得調整回路 |
-
1984
- 1984-04-18 JP JP7773184A patent/JPS60220611A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60220611A (ja) | 1985-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4331981A (en) | Linear high gain sampling amplifier | |
| JPS63117570A (ja) | 直流結合ビデオクランプ回路 | |
| JPS5997281A (ja) | 映像表示装置の黒映像電流レベルを自動的に制御する装置 | |
| JPH0344475B2 (ja) | ||
| US4658297A (en) | Automatic gain control circuit | |
| JPH0532948B2 (ja) | ||
| US6285401B1 (en) | Apparatus for suppressing overshoots in kinescope beam current measurement pulses | |
| JPH0325050B2 (ja) | ||
| KR920001012B1 (ko) | 비데오신호 처리회로 | |
| JPS628990B2 (ja) | ||
| JPS62117404A (ja) | 可変利得増幅回路 | |
| US4764811A (en) | Picture signal processing circuit | |
| JPH0139014Y2 (ja) | ||
| US3949165A (en) | Noise immune clamp circuit | |
| JP3271078B2 (ja) | ゲインコントロール回路 | |
| JPH0533105Y2 (ja) | ||
| JPH0518307B2 (ja) | ||
| JPH023586B2 (ja) | ||
| JPS6244577Y2 (ja) | ||
| JPS58161424A (ja) | スイツチング回路 | |
| JPS60201785A (ja) | クランプ回路 | |
| JPH099104A (ja) | ソフトクランプ装置及びソフトクランプ方法 | |
| JP2540849B2 (ja) | 映像信号処理回路 | |
| JPS61187468A (ja) | クランプ回路 | |
| JPS6115478A (ja) | 自動利得制御回路 |