JPH03255627A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03255627A JPH03255627A JP5411090A JP5411090A JPH03255627A JP H03255627 A JPH03255627 A JP H03255627A JP 5411090 A JP5411090 A JP 5411090A JP 5411090 A JP5411090 A JP 5411090A JP H03255627 A JPH03255627 A JP H03255627A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- insulating film
- etching
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000428 dust Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に間し、特にコンタクト
ホールの形成方法に関する。
ホールの形成方法に関する。
半導体素子の高集積化、微細化に伴い、配線層のコンタ
クトホール部でのステップカバレッジが悪くなりやすく
、段切れを生じやすくなってきた。これを防ぐためにコ
ンタクトホールには、適度なテーパーをつける必要があ
る。従来、テーパーを有するコンタクトホールの形成方
法の一例として、湿式エツチング法とりアクティブイオ
ンエツチング(RIE)法とを組合せた方法がある。
クトホール部でのステップカバレッジが悪くなりやすく
、段切れを生じやすくなってきた。これを防ぐためにコ
ンタクトホールには、適度なテーパーをつける必要があ
る。従来、テーパーを有するコンタクトホールの形成方
法の一例として、湿式エツチング法とりアクティブイオ
ンエツチング(RIE)法とを組合せた方法がある。
以下第2図を用いて説明する。
まず第2図(a)に示すように、半導体基板1の表面上
に絶縁膜としてリンケイ酸ガラス膜(以下PSG膜とい
う)2を形成し、その表面に所定のコンタクトホール形
成のためのパターンを有するフォトレジスト膜3を形成
する。
に絶縁膜としてリンケイ酸ガラス膜(以下PSG膜とい
う)2を形成し、その表面に所定のコンタクトホール形
成のためのパターンを有するフォトレジスト膜3を形成
する。
次いで第2図(b)に示すように、フォトレジスト膜3
をマスクとしてPSGS2O2式エツチングを施す。湿
式エツチングは、PSGS2O2さ全部に施すと開孔口
が広がりすぎるため、表面の一部のみ行われる。
をマスクとしてPSGS2O2式エツチングを施す。湿
式エツチングは、PSGS2O2さ全部に施すと開孔口
が広がりすぎるため、表面の一部のみ行われる。
次いで、第2図(c)に示すように、PSGS2O2ォ
トレジスト膜3をマスクとしてRIE法によりエツチン
グを施す。
トレジスト膜3をマスクとしてRIE法によりエツチン
グを施す。
フォトレジスト膜3を除去すると、第2図(d)のよう
に、表面の一部にテーパーのついたコンタクトホール4
が得られる。
に、表面の一部にテーパーのついたコンタクトホール4
が得られる。
ところが、上述した従来のコンタクトホールの形成方法
では、湿式エツチング法を用いているため、開孔口の幅
の制御がむずかしいという欠点があった。すなわちエツ
チング液の温度や絶縁膜中のリン等の濃度のわずかな変
化により、エツチング速度が大きく変化して、コンタク
トホールの開孔幅が大きく変化し、安定した形状のコン
タクトホールが得られないという欠点を有していた。
では、湿式エツチング法を用いているため、開孔口の幅
の制御がむずかしいという欠点があった。すなわちエツ
チング液の温度や絶縁膜中のリン等の濃度のわずかな変
化により、エツチング速度が大きく変化して、コンタク
トホールの開孔幅が大きく変化し、安定した形状のコン
タクトホールが得られないという欠点を有していた。
また、一般にフォトレジスト膜をマスクとした湿式エツ
チング法では、RIE法等のドライエツチングに比べ、
ごみや汚染が発生しやすく、歩留り低下をまねきやすい
という欠点を有していた。
チング法では、RIE法等のドライエツチングに比べ、
ごみや汚染が発生しやすく、歩留り低下をまねきやすい
という欠点を有していた。
また、得られるコンタクトホールの形状は、表面の一部
にテーパーが形成されるだけのため、配線層のステップ
カバレッジを良くするための充分なテーパーは得ること
はできないという欠点もあった。
にテーパーが形成されるだけのため、配線層のステップ
カバレッジを良くするための充分なテーパーは得ること
はできないという欠点もあった。
本発明の半導体装置の製造方法は、半導体基板表面上に
第1の絶縁膜を形成する工程と、所望のパターンを有す
るフォトレジスト膜をマスクとし異方性エツチング法に
より前記第1の絶縁膜をエツチングしコンタクトホール
を形成する工程と、前記フォトレジスト膜を除去したの
ち全面に第2の絶縁膜を形成する工程と、前記第2の絶
縁膜を異方性エツチング法によりエツチングし、前記コ
ンタクトホール内の第1の絶縁膜の側面のみに第2の絶
縁膜を残す工程とを有するものである。
第1の絶縁膜を形成する工程と、所望のパターンを有す
るフォトレジスト膜をマスクとし異方性エツチング法に
より前記第1の絶縁膜をエツチングしコンタクトホール
を形成する工程と、前記フォトレジスト膜を除去したの
ち全面に第2の絶縁膜を形成する工程と、前記第2の絶
縁膜を異方性エツチング法によりエツチングし、前記コ
ンタクトホール内の第1の絶縁膜の側面のみに第2の絶
縁膜を残す工程とを有するものである。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を説明するための半導体チッ
プの断面図である。
プの断面図である。
まず第1図(a)に示すように、半導体基板1表面上に
絶縁膜としてPSGS2O2成し、次でその表面上に所
定のコンタクトホールを得るためのパターンを有するフ
ォトレジスト膜3を形成する。このとき、フォトレジス
ト膜3の開孔部の幅は最終的に必要なコンタクトホール
の底面の幅より大きくする必要がある。例えば、PSG
S2O2厚を1μmとし、最終的に必要なコンタクトホ
ールの底面の幅(直径)を1.5μmとすると、フォト
レジスト膜3の開孔部の幅(直径〉を2.5μm程度に
すればよい。
絶縁膜としてPSGS2O2成し、次でその表面上に所
定のコンタクトホールを得るためのパターンを有するフ
ォトレジスト膜3を形成する。このとき、フォトレジス
ト膜3の開孔部の幅は最終的に必要なコンタクトホール
の底面の幅より大きくする必要がある。例えば、PSG
S2O2厚を1μmとし、最終的に必要なコンタクトホ
ールの底面の幅(直径)を1.5μmとすると、フォト
レジスト膜3の開孔部の幅(直径〉を2.5μm程度に
すればよい。
次に第1図(b)に示すように、フォトレジスト膜3を
マスクとしてPSGS2O2底面までRIE法によりエ
ツチングを施し、コンタクトホール4を形成したのち、
フォトレジスト膜3を除去する。
マスクとしてPSGS2O2底面までRIE法によりエ
ツチングを施し、コンタクトホール4を形成したのち、
フォトレジスト膜3を除去する。
次に第1図(c)に示すように、第2の絶縁膜として全
面にPSGJIi2Aを形成する。その膜厚は0.5μ
m程度とする。
面にPSGJIi2Aを形成する。その膜厚は0.5μ
m程度とする。
次いで、第1図(d)に示すように、RIE法によりP
SG膜2Aをエツチングし、コンタクトホール4内のP
SGS2O2面にのみPSG膜2Aを残す。
SG膜2Aをエツチングし、コンタクトホール4内のP
SGS2O2面にのみPSG膜2Aを残す。
このようにして、開孔口2.5μmの適度なテーパーを
有する良好な形状を有するコンタクトホールが得られる
。
有する良好な形状を有するコンタクトホールが得られる
。
なお、第2の絶縁膜として高温酸化(HT○)膜を用い
てもよい。HTO膜はPSG膜よりステップカバレッジ
が良いため、更にすぐれたテーパーを有するコンタクト
ホールの形成が可能である。
てもよい。HTO膜はPSG膜よりステップカバレッジ
が良いため、更にすぐれたテーパーを有するコンタクト
ホールの形成が可能である。
以上説明したように本発明は、第1の絶縁膜にコンタク
トホールを形成したのち、更に第2の絶縁膜を形成して
異方性エツチング法によりエツチングし、コンタクトホ
ール内の第1の絶縁膜の側面のみに第2の絶縁膜を残す
ことにより、適度なテーパーを有するコンタクトホール
を、安定した形状で、しかもごみや汚染の問題なく形成
することができるという効果がある。
トホールを形成したのち、更に第2の絶縁膜を形成して
異方性エツチング法によりエツチングし、コンタクトホ
ール内の第1の絶縁膜の側面のみに第2の絶縁膜を残す
ことにより、適度なテーパーを有するコンタクトホール
を、安定した形状で、しかもごみや汚染の問題なく形成
することができるという効果がある。
第1図は本発明の一実施例を説明するための半導体チッ
プの断面図、第2図は従来例を説明するための半導体チ
ップの断面図である。 1・・・半導体基板、2,2A・・・PSG膜、3・・
・フォトレジスト膜、4・・・コンタクトホール。
プの断面図、第2図は従来例を説明するための半導体チ
ップの断面図である。 1・・・半導体基板、2,2A・・・PSG膜、3・・
・フォトレジスト膜、4・・・コンタクトホール。
Claims (1)
- 半導体基板表面上に第1の絶縁膜を形成する工程と、
所望のパターンを有するフォトレジスト膜をマスクとし
異方性エッチング法により前記第1の絶縁膜をエッチン
グしコンタクトホールを形成する工程と、前記フォトレ
ジスト膜を除去したのち全面に第2の絶縁膜を形成する
工程と、前記第2の絶縁膜を異方性エッチング法により
エッチングし、前記コンタクトホール内の第1の絶縁膜
の側面のみに第2の絶縁膜を残す工程とを有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5411090A JPH03255627A (ja) | 1990-03-05 | 1990-03-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5411090A JPH03255627A (ja) | 1990-03-05 | 1990-03-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03255627A true JPH03255627A (ja) | 1991-11-14 |
Family
ID=12961461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5411090A Pending JPH03255627A (ja) | 1990-03-05 | 1990-03-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03255627A (ja) |
-
1990
- 1990-03-05 JP JP5411090A patent/JPH03255627A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59104131A (ja) | 半導体装置の製造方法 | |
| JPH0467333B2 (ja) | ||
| JPS63157444A (ja) | 選択酸化膜の製造方法 | |
| JP2621624B2 (ja) | 半導体装置の製造方法 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPH0479321A (ja) | 半導体装置の製造方法 | |
| JPS59132141A (ja) | 半導体装置の製造方法 | |
| JPS61287146A (ja) | 多層配線の形成方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPS5913342A (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH03184361A (ja) | 半導体装置の製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH0269934A (ja) | 半導体装置の製造方法 | |
| JPS62113426A (ja) | 半導体装置の製造方法 | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| JPS59107542A (ja) | 半導体装置の製造方法 | |
| JPH03272138A (ja) | 半導体装置の製造方法 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPS61208833A (ja) | 半導体装置の製造方法 |