JPH03257547A - エラー保持及び読出し回路および方法 - Google Patents
エラー保持及び読出し回路および方法Info
- Publication number
- JPH03257547A JPH03257547A JP2057018A JP5701890A JPH03257547A JP H03257547 A JPH03257547 A JP H03257547A JP 2057018 A JP2057018 A JP 2057018A JP 5701890 A JP5701890 A JP 5701890A JP H03257547 A JPH03257547 A JP H03257547A
- Authority
- JP
- Japan
- Prior art keywords
- error
- signals
- reading
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 3
- 230000014759 maintenance of location Effects 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はエラー保持及び読出し回路および方法に関する
。
。
従来、情報処理装置内で検出したエラー情報を診断コマ
ンド等によりシリアルに読出す情報処理装置においては
、エラー情報を格納するエラー・インデイケード・フリ
ップフロップ回路（以下ＥＩＦという）を各種エラー毎
に持ち、通常は各種エラー報告か入るのを待ち、入った
時はその情報を保持するようにし、エラーを読出す時に
は全ＥＩＦがシリアルにつながったパスを形成しエラー
が読出せるようになっていた。
ンド等によりシリアルに読出す情報処理装置においては
、エラー情報を格納するエラー・インデイケード・フリ
ップフロップ回路（以下ＥＩＦという）を各種エラー毎
に持ち、通常は各種エラー報告か入るのを待ち、入った
時はその情報を保持するようにし、エラーを読出す時に
は全ＥＩＦがシリアルにつながったパスを形成しエラー
が読出せるようになっていた。
上述した従来のエラー保持及び読出し回路では、エラー
を取込み保持する動作とエラーをシリアルに読出す動作
とを同一の回路で行なっているため、エラーを読出して
いる最中に発生したエラーは取込めないという欠点があ
る。
を取込み保持する動作とエラーをシリアルに読出す動作
とを同一の回路で行なっているため、エラーを読出して
いる最中に発生したエラーは取込めないという欠点があ
る。
またＥＩＦをシリアルに接続してエラーを続出すためエ
ラーを読出すと内容がこわれてしまうのてシリアルパス
をループにして元に戻るようにする必要があるし、又エ
ラー読出しが中断するとエラー内容が壊れてしまうとい
う欠点がある。
ラーを読出すと内容がこわれてしまうのてシリアルパス
をループにして元に戻るようにする必要があるし、又エ
ラー読出しが中断するとエラー内容が壊れてしまうとい
う欠点がある。
本発明のエラー保持及び読出し回路は、各種のエラー信
号を受信し一時記憶する複数のエラー保持手段と、前記
一時記憶したエラー信号を一旦並列に読み込み記憶し前
記読み込まれたエラー信号をシリアルに読み出すエラー
読み出し手段とを含んで構成される。
号を受信し一時記憶する複数のエラー保持手段と、前記
一時記憶したエラー信号を一旦並列に読み込み記憶し前
記読み込まれたエラー信号をシリアルに読み出すエラー
読み出し手段とを含んで構成される。
次に本発明について図面を参照して説明する。
第１図は、本発明の一実施例を示すプロ・ツク図である
。
。
ｎ個のエラー情報を保持してシリアルにエラー情報の読
出しを行なう情報処理装置に実施した場合、エラー保持
回路１０，２０，３０．−、ｎ。
出しを行なう情報処理装置に実施した場合、エラー保持
回路１０，２０，３０．−、ｎ。
は、エラー信号１０１，２０１，３０１．−・、ｎ０１
とノーマルクロック２１１を受信し、エラーが発生し−
た時は、エラー信号の状態を保持し、エラー状態信号１
０２，２０２．・・・、ｎ０２を各々出力する。
とノーマルクロック２１１を受信し、エラーが発生し−
た時は、エラー信号の状態を保持し、エラー状態信号１
０２，２０２．・・・、ｎ０２を各々出力する。
エラー読出し回路１１，２１，３１．・・・、ｎｌは、
エラー状態信号１０２．２０２．３０２．・・・ｎ０２
とエラー読出し信号２１０及びクロ・ンク２１３とを受
信し、エラー読出し信号２１０が論理゛０”の時は、エ
ラー状態信号１０２．２０２３０２、・・・、ｎｏ２を
、論理“１”の時はシフトパス信号１０３，２０３，３
０３． ・−、ｎ０３をクロック２１３の立上がりエッ
チで取込みシフトパス信号２０３，３０３．−、ｎ０３
．エラー読出し信号２１４を各々出力する。
エラー状態信号１０２．２０２．３０２．・・・ｎ０２
とエラー読出し信号２１０及びクロ・ンク２１３とを受
信し、エラー読出し信号２１０が論理゛０”の時は、エ
ラー状態信号１０２．２０２３０２、・・・、ｎｏ２を
、論理“１”の時はシフトパス信号１０３，２０３，３
０３． ・−、ｎ０３をクロック２１３の立上がりエッ
チで取込みシフトパス信号２０３，３０３．−、ｎ０３
．エラー読出し信号２１４を各々出力する。
クロック切替回路１２は、ノーマルクロック２１１とエ
ラー読出し用クロック２１２とエラー読出し信号２１０
とを受信し、エラー読出し信号２１０が論理“Ｏ”の時
ノーマルクロック２１１を、また論理“１”の時エラー
読出し用クロック２１２を選択しクロック２１３として
出力する。
ラー読出し用クロック２１２とエラー読出し信号２１０
とを受信し、エラー読出し信号２１０が論理“Ｏ”の時
ノーマルクロック２１１を、また論理“１”の時エラー
読出し用クロック２１２を選択しクロック２１３として
出力する。
次に、この回路の動作について説明する。
エラー保持回路１０，２０．３０． ・−、ｎｏは、エ
ラー信号１０１，２０１，３０１．−・、ｎｏｔを受信
してエラーが発生した場合ノーマルクロック信号２１１
の立上がりエッチで取込み、その内容を保持しエラー状
態信号１０２，２０２，３０２、・・・、ｎｏ２を出力
する。
ラー信号１０１，２０１，３０１．−・、ｎｏｔを受信
してエラーが発生した場合ノーマルクロック信号２１１
の立上がりエッチで取込み、その内容を保持しエラー状
態信号１０２，２０２，３０２、・・・、ｎｏ２を出力
する。
通常動作時、エラー読出し信号２１０は論理” ｏ ”
でクロック切替回路１２によりノーマルクロック２１１
が選択されクロック２１３として出力される。またエラ
ー読出し回路１１．２１，３１、−ｎｌでは、エラー状
態信号１０２，２０２．３０２・・・、ｎｏ２が入力と
して選ばれクロック２１３の立上がりエッチで取込まれ
る状態になっている。
でクロック切替回路１２によりノーマルクロック２１１
が選択されクロック２１３として出力される。またエラ
ー読出し回路１１．２１，３１、−ｎｌでは、エラー状
態信号１０２，２０２．３０２・・・、ｎｏ２が入力と
して選ばれクロック２１３の立上がりエッチで取込まれ
る状態になっている。
エラー読出し動作時には、エラー読出し信号２１２は、
論理“１′′でクロック切替回路１２によりエラー読出
し用クロック２１２がクロック２１３として出力される
。またエラー読出し回路１１゜１２．３１．・・・、ｎ
ｌでは、シフトパス信号１０３．２０３．・・・、ｎ０
３が、入力として選ばれクック信号２１３の立上がりエ
ツジによりシフトパス信号２０３，３０３． ・ 、ｎ
０３及びエラー読出し信号２１４を出力する。
論理“１′′でクロック切替回路１２によりエラー読出
し用クロック２１２がクロック２１３として出力される
。またエラー読出し回路１１゜１２．３１．・・・、ｎ
ｌでは、シフトパス信号１０３．２０３．・・・、ｎ０
３が、入力として選ばれクック信号２１３の立上がりエ
ツジによりシフトパス信号２０３，３０３． ・ 、ｎ
０３及びエラー読出し信号２１４を出力する。
エラー情報の読出しデータはエラー読出し信号２１４に
より伝えられるが２クロツク２１３がｎ個入力されて全
情報が伝わるようになる。
より伝えられるが２クロツク２１３がｎ個入力されて全
情報が伝わるようになる。
このような構成になっているので、エラー読出し動作状
態中にエラーが発生してもエラー保持回路１０．２０，
３０．・・・、ｎＯには保持られるため、エラー読出し
動作終了後にエラー読出し回路１１．２１，３１．・・
・、ｎｌにエラー状態信号１０２．２０２，３０２．−
、ｎ０２が入力されエラー状態が入り再度エラー読出し
動作をすればエラーの状態を知ることが可能である。
態中にエラーが発生してもエラー保持回路１０．２０，
３０．・・・、ｎＯには保持られるため、エラー読出し
動作終了後にエラー読出し回路１１．２１，３１．・・
・、ｎｌにエラー状態信号１０２．２０２，３０２．−
、ｎ０２が入力されエラー状態が入り再度エラー読出し
動作をすればエラーの状態を知ることが可能である。
またエラー読出し動作中に中断してもエラー状態信号１
０２，２０２．・・・、ｎｏ２により再度情報が入力さ
れるので内容が壊れないし、シフトバスでエラー情報を
読出すため値をループして元に戻す必要があるが同じ理
由でその必要がない。
０２，２０２．・・・、ｎｏ２により再度情報が入力さ
れるので内容が壊れないし、シフトバスでエラー情報を
読出すため値をループして元に戻す必要があるが同じ理
由でその必要がない。
以上説明したように本発明は、エラー情報を保持する回
路とエラーをシリアルに読出す回路とを独立に設ける回
路構成にすることによりエラーを読出している最中に発
生したエラーも取込み、読出すことを可能にできる効果
があり、またエラー読出し動作が中断してもエラー内容
が壊れないという効果があり装置の信頼性が良くなる。
路とエラーをシリアルに読出す回路とを独立に設ける回
路構成にすることによりエラーを読出している最中に発
生したエラーも取込み、読出すことを可能にできる効果
があり、またエラー読出し動作が中断してもエラー内容
が壊れないという効果があり装置の信頼性が良くなる。
第１図は本発明の一実施例を示すブロック図である。
１０．２０．３０．〜．ｎＯ−エラー保持回路、１１．
２１，３１．〜．ｎｌ・・・エラー読出し回路、１２・
・・クロック切替回路、１０１，２０１，３０１、〜．
ｎｏ１・・・エラー読出し信号、１０２，２０２．３０
２．〜． ｎ０２−エラー状態信号、１０３．２０３，
３０３．〜．ｎ０３− シフトパス信号、２１０・・・
エラー読出し信号、２１１・・・ノーマルクロック、２
１２・・・エラー読出し用クロック、２１３・・・クロ
ック、２１４・・エラー読出し信号。
２１，３１．〜．ｎｌ・・・エラー読出し回路、１２・
・・クロック切替回路、１０１，２０１，３０１、〜．
ｎｏ１・・・エラー読出し信号、１０２，２０２．３０
２．〜． ｎ０２−エラー状態信号、１０３．２０３，
３０３．〜．ｎ０３− シフトパス信号、２１０・・・
エラー読出し信号、２１１・・・ノーマルクロック、２
１２・・・エラー読出し用クロック、２１３・・・クロ
ック、２１４・・エラー読出し信号。
Claims (1)
- 【特許請求の範囲】 １、各種のエラー信号を受信し一時記憶する複数のエラ
ー保持手段と、前記一時記憶したエラー信号を一旦並列
に読み込み記憶し前記読み込まれたエラー信号をシリア
ルに読み出すエラー読み出し手段とを含むことを特徴と
するエラー保持及び読出し回路。 ２、各種のエラー信号を受信し一時記憶する複数のエラ
ー保持手段と、前記一時記憶したエラー信号を一旦並列
に読み込み記憶し前記読み込まれたエラー信号をシリア
ルに読み出すエラー読み出し手段とを含むことを特徴と
するエラー保持及び読出し方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057018A JPH03257547A (ja) | 1990-03-07 | 1990-03-07 | エラー保持及び読出し回路および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057018A JPH03257547A (ja) | 1990-03-07 | 1990-03-07 | エラー保持及び読出し回路および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257547A true JPH03257547A (ja) | 1991-11-18 |
Family
ID=13043695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2057018A Pending JPH03257547A (ja) | 1990-03-07 | 1990-03-07 | エラー保持及び読出し回路および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257547A (ja) |
-
1990
- 1990-03-07 JP JP2057018A patent/JPH03257547A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488615A (en) | Universal digital signature bit device | |
| US6728906B1 (en) | Trace buffer for a configurable system-on-chip | |
| JPH04301290A (ja) | 先入れ先出しメモリ回路 | |
| JPS63200249A (ja) | 情報処理装置 | |
| JP3076044B2 (ja) | パイプラインのエラー情報記憶方式 | |
| JPH03257547A (ja) | エラー保持及び読出し回路および方法 | |
| JPH03250228A (ja) | エラー保持及び読出し回路および方法 | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JP2730342B2 (ja) | 割り込み制御回路 | |
| JP3329221B2 (ja) | Ｌｓｉ試験装置 | |
| JPH03252526A (ja) | センサー出力回路 | |
| JPS6153579A (ja) | 論理回路機能試験機 | |
| JPH0352036A (ja) | 擬似障害回路 | |
| KR940001837Y1 (ko) | 이력데이타 보유 디지탈 입력회로 | |
| JPS58149540A (ja) | 制御記憶装置 | |
| JPH0348944A (ja) | エラー情報記憶方式 | |
| JP2804406B2 (ja) | パルス測定装置 | |
| JPS6324503Y2 (ja) | ||
| JP2595707B2 (ja) | メモリ装置 | |
| SU1264185A1 (ru) | Устройство дл имитации сбоев | |
| GB2112972A (en) | Logic circuits | |
| JPH06332702A (ja) | 状態レジスタ構成方式 | |
| JPH01169639A (ja) | 記憶装置 | |
| JPS6219945A (ja) | 記憶装置 | |
| JPH0340116A (ja) | タイマ回路 |