JPH0352036A - 擬似障害回路 - Google Patents
擬似障害回路Info
- Publication number
- JPH0352036A JPH0352036A JP1189078A JP18907889A JPH0352036A JP H0352036 A JPH0352036 A JP H0352036A JP 1189078 A JP1189078 A JP 1189078A JP 18907889 A JP18907889 A JP 18907889A JP H0352036 A JPH0352036 A JP H0352036A
- Authority
- JP
- Japan
- Prior art keywords
- error
- signal
- holding circuits
- clock
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007943 implant Substances 0.000 abstract 1
- 230000010365 information processing Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、擬似障害回路に関する．
〔従来の技術〕
従来、情報処理装置内で検出したエラー情報を診断コマ
ンド等によりシリアルに読出す情報処理装置においてエ
ラー情報を格納する回路（以下ＥＩＦという）及びエラ
ー発生後の処理及びエラー情報を読出す動作自身の正常
性のチェックは、エラー情報の中のエラーを１つずつ擬
障によりおこしてチェックしたり、もしくは装置全体の
スキャンパスを持ちシフト動作を備えている装置では、
ＥＩＦをスキャンパスに組込んでシフト動作によりチェ
ックしていた． 〔発明が解決しようとする課題〕 上述した従来のＥＩＦ等のチェック技術において、エラ
ー情報を１ヶ毎にチェックする技術では、エラー情報の
数だけ、擬障回路が必要になり回路が多くなってしまい
、また、装置全体のシフト動作によりチェックする技術
では、中小型の情報処理装置においては装置におけるシ
フト動作を備えていないものもあり、チェックができな
いという欠点がある． 〔課題を解決するための手段〕 本発明の擬似障害回路は、複数の各種エラー保持回路と
これらのエラー保持回路をシリアルにつなぐパスにより
エラーをうえつけるエラー書込み回路を有している． 〔実施例〕 次に本発明について図面を参照して説明する．第１図は
、本発明の一実施例を示すブロック図である．第ｌ図は
、ｎ個のエラー情報を保持してシリアルにエラー情報の
読出しを行なう情報処理装置に実施した例である． エラー保持回路１０，２０．３０，−ｎＯはシフトパス
信号１０１，２０１，３０１， ・・・ｎｏ１とエラー
信号１０２，２０２，３０２．−ｎ０２とエラ一読出し
書込み信号２１１とクロック信号２１４を受信し、エラ
一読出し書込み信号２１１が論理“Ｏ″の時は、エラー
信号１０２，２０２，３０２，・・・ｎｏ２を論理“１
″の時はシフトパス信号１０１，２０１，３０１，＝−
ｎｏ１をクロック信号２１４の立上がりエッチで取込み
シフトパス信号２０１，３０１，・・・ｎｏ１及びエラ
一読出しデータ信号２１５を各々出力する．シフトデー
タ切替回路１１はエラ一読出しデータ信号２１５とエラ
ー書込みデータ信号２１６を受信しエラー書込み信号２
１０により選択してシフトパス信号１０１として出力す
る。
ンド等によりシリアルに読出す情報処理装置においてエ
ラー情報を格納する回路（以下ＥＩＦという）及びエラ
ー発生後の処理及びエラー情報を読出す動作自身の正常
性のチェックは、エラー情報の中のエラーを１つずつ擬
障によりおこしてチェックしたり、もしくは装置全体の
スキャンパスを持ちシフト動作を備えている装置では、
ＥＩＦをスキャンパスに組込んでシフト動作によりチェ
ックしていた． 〔発明が解決しようとする課題〕 上述した従来のＥＩＦ等のチェック技術において、エラ
ー情報を１ヶ毎にチェックする技術では、エラー情報の
数だけ、擬障回路が必要になり回路が多くなってしまい
、また、装置全体のシフト動作によりチェックする技術
では、中小型の情報処理装置においては装置におけるシ
フト動作を備えていないものもあり、チェックができな
いという欠点がある． 〔課題を解決するための手段〕 本発明の擬似障害回路は、複数の各種エラー保持回路と
これらのエラー保持回路をシリアルにつなぐパスにより
エラーをうえつけるエラー書込み回路を有している． 〔実施例〕 次に本発明について図面を参照して説明する．第１図は
、本発明の一実施例を示すブロック図である．第ｌ図は
、ｎ個のエラー情報を保持してシリアルにエラー情報の
読出しを行なう情報処理装置に実施した例である． エラー保持回路１０，２０．３０，−ｎＯはシフトパス
信号１０１，２０１，３０１， ・・・ｎｏ１とエラー
信号１０２，２０２，３０２．−ｎ０２とエラ一読出し
書込み信号２１１とクロック信号２１４を受信し、エラ
一読出し書込み信号２１１が論理“Ｏ″の時は、エラー
信号１０２，２０２，３０２，・・・ｎｏ２を論理“１
″の時はシフトパス信号１０１，２０１，３０１，＝−
ｎｏ１をクロック信号２１４の立上がりエッチで取込み
シフトパス信号２０１，３０１，・・・ｎｏ１及びエラ
一読出しデータ信号２１５を各々出力する．シフトデー
タ切替回路１１はエラ一読出しデータ信号２１５とエラ
ー書込みデータ信号２１６を受信しエラー書込み信号２
１０により選択してシフトパス信号１０１として出力す
る。
エラー書込み回路１２はエラーの読出し又はエラーの書
込みを行なう場合に埋こみデータ信号２１７と制御信号
２１８を受信しエラー書込みデータ信号２１６，エラー
書込み信号２１０．エラ一読出し書込み信号２１１を出
力する． クロック切替回路１３は、ノーマルクロック２１２と診
断クロック２１３とエラ一読出し書込み信号２１１とを
受信し、エラ一読出し書込み信号２１１が論理“ＯＮの
時ノーマルクロック２１２を、また論理“１″の時診断
クロック２１３を選択しクロック信号２１４として出力
する．次にこの回路の動作について説明する。
込みを行なう場合に埋こみデータ信号２１７と制御信号
２１８を受信しエラー書込みデータ信号２１６，エラー
書込み信号２１０．エラ一読出し書込み信号２１１を出
力する． クロック切替回路１３は、ノーマルクロック２１２と診
断クロック２１３とエラ一読出し書込み信号２１１とを
受信し、エラ一読出し書込み信号２１１が論理“ＯＮの
時ノーマルクロック２１２を、また論理“１″の時診断
クロック２１３を選択しクロック信号２１４として出力
する．次にこの回路の動作について説明する。
通常動作時、エラー読出し書込み信号２１１は論理“０
″でクロック切替回路１３によりノーマルクロック２１
２が選択されクロック信号２１４として出力される． またエラー保持回路１０．２０，３０，−・ｎｏでは、
エラー信号１０２，２０２，３０２， ・−ｎ０２が入
力として選ばれ、エラーが発生すればクロック信号２１
４の立上がりエッチで取込まれる状態になっている． エラ一読出し動作時には、エラ一読出し書込み信号２１
１は、論理゜゛１”でクロツク切替回路１３により診断
クロック２１３がクロツク信号２１４として出力される
。またエラー書込み信号は論理“Ｏ”でシフトデータ切
替回路１１によりエラ一読出しデータ信号２１５が選択
されシフトパス信号１０１として出力される． エラー保持回路１０，２０，３０，＝−ｎＯではシフト
パス信号１０１，２０１，３０１，−ｎｏ１が入力とし
て選ばれクロツク信号２１４の立上がりエッチによりシ
フトパス信号２０１，３０１．４０１・・・，ｎ０１，
エラ一読出しデータ信号２１５を出力する．エラー情報
の読出しデータは、エラー読出しデータ信号２１５によ
り伝えられるが、クロック信号２１４がｎ個出力されて
全情報が伝わるようになる． またエラー読出しデータ信号２１５はシフトデータ切替
回路１１を介してエラー保持回路１０に入力されるため
クロック信号２１４がｎ個入るとエラー保持回路１０，
２０，３０，・・・ｎｏはエラ一読出し動作をする前の
状態に戻りエラ一読出し動作によりエラー情報が消えて
しまうことがないようになっている． そしてここでエラ一読出し動作及びエラー保持回路１０
，２０，３０，・・・，ｎＱ及びエラー発生後の処理の
正常性をチェックする場合、埋こみデータ信号２１７と
制御信号２１８を受信したエラー書込み回路１２は、エ
ラー保持回路１０，２０，３０，・・・ｎｏに設定する
値をエラー書込みデータ信号２１６として出力し、エラ
ー書込み信号２１０を論理“１”としてシフトデータ切
替回路１１がシフトパス信号１０１としてエラー書込み
データ信号２１６を選択するようにする。
″でクロック切替回路１３によりノーマルクロック２１
２が選択されクロック信号２１４として出力される． またエラー保持回路１０．２０，３０，−・ｎｏでは、
エラー信号１０２，２０２，３０２， ・−ｎ０２が入
力として選ばれ、エラーが発生すればクロック信号２１
４の立上がりエッチで取込まれる状態になっている． エラ一読出し動作時には、エラ一読出し書込み信号２１
１は、論理゜゛１”でクロツク切替回路１３により診断
クロック２１３がクロツク信号２１４として出力される
。またエラー書込み信号は論理“Ｏ”でシフトデータ切
替回路１１によりエラ一読出しデータ信号２１５が選択
されシフトパス信号１０１として出力される． エラー保持回路１０，２０，３０，＝−ｎＯではシフト
パス信号１０１，２０１，３０１，−ｎｏ１が入力とし
て選ばれクロツク信号２１４の立上がりエッチによりシ
フトパス信号２０１，３０１．４０１・・・，ｎ０１，
エラ一読出しデータ信号２１５を出力する．エラー情報
の読出しデータは、エラー読出しデータ信号２１５によ
り伝えられるが、クロック信号２１４がｎ個出力されて
全情報が伝わるようになる． またエラー読出しデータ信号２１５はシフトデータ切替
回路１１を介してエラー保持回路１０に入力されるため
クロック信号２１４がｎ個入るとエラー保持回路１０，
２０，３０，・・・ｎｏはエラ一読出し動作をする前の
状態に戻りエラ一読出し動作によりエラー情報が消えて
しまうことがないようになっている． そしてここでエラ一読出し動作及びエラー保持回路１０
，２０，３０，・・・，ｎＱ及びエラー発生後の処理の
正常性をチェックする場合、埋こみデータ信号２１７と
制御信号２１８を受信したエラー書込み回路１２は、エ
ラー保持回路１０，２０，３０，・・・ｎｏに設定する
値をエラー書込みデータ信号２１６として出力し、エラ
ー書込み信号２１０を論理“１”としてシフトデータ切
替回路１１がシフトパス信号１０１としてエラー書込み
データ信号２１６を選択するようにする。
エラー保持回路１０．２０，３０．＝−ｎｏはエラ一読
出し書込み信号２１１によりシフトパス１０１，２０１
，３０１．−−−．ｎｏ１が入力として選ばれクロック
信号２１４の立下がりエッヂにより値がとりこまれてい
く．この状態でクロック信号２１４がｎ個入るとエラー
保持回路１０．２０，３０，・・・ｎｏに埋こみデータ
信号２１７からの任意の値が設定できる． この状態からエラ一読出し動作を行なって工＝一情報が
書込んだ値と同じであるかをチェック１ることによりエ
ラ一読出し動作及びエラー保持国路１０，２０．３０，
・・・ｎｏの正常性をチェックすることができる。
出し書込み信号２１１によりシフトパス１０１，２０１
，３０１．−−−．ｎｏ１が入力として選ばれクロック
信号２１４の立下がりエッヂにより値がとりこまれてい
く．この状態でクロック信号２１４がｎ個入るとエラー
保持回路１０．２０，３０，・・・ｎｏに埋こみデータ
信号２１７からの任意の値が設定できる． この状態からエラ一読出し動作を行なって工＝一情報が
書込んだ値と同じであるかをチェック１ることによりエ
ラ一読出し動作及びエラー保持国路１０，２０．３０，
・・・ｎｏの正常性をチェックすることができる。
またはこの状態から通常動作にすると埋めこκだエラー
の発生後の処理の正常性をチェックすることができる。
の発生後の処理の正常性をチェックすることができる。
以上説明したように、各種エラー情報を格納する回路に
任意に各々、値をセットできる手段をｙつことにより各
種エラー情報を格納する回路及υエラー情報を読出す動
作及び各種エラー発生後く処理の正常性を簡単な回路に
より実現できるとりう効果がある．
任意に各々、値をセットできる手段をｙつことにより各
種エラー情報を格納する回路及υエラー情報を読出す動
作及び各種エラー発生後く処理の正常性を簡単な回路に
より実現できるとりう効果がある．
第１図は本発明の一実施例を示すブロック図てある．
１ ０．２０．３０， 〜，ｎｏ−・Ｌラー保持回路、
１１・・・シフトデータ切替回路、１２・・・エラー書
込み回路、１３・・・クロック切替回路、１０１，２
０ １ ， ３ ０ １ ． 〜， ｎ ０ １ ＝−
シフトパス信号、１０２，２０２，３０２． 〜，ｎ０
２−・・エラー信号、２１０・・・エラー書込み信号、
２１１・・・エラ一読出し書込み信号、２１２・・・ノ
ーマルクロック、２１３・・・診断クロック、２１４・
・・クロック信号、２１５・・・エラー読出しデータ信
号、２１６・・・エラー書込みデータ信号、２１７・・
・埋込みデータ信号、２１８・・・制御信号．
１１・・・シフトデータ切替回路、１２・・・エラー書
込み回路、１３・・・クロック切替回路、１０１，２
０ １ ， ３ ０ １ ． 〜， ｎ ０ １ ＝−
シフトパス信号、１０２，２０２，３０２． 〜，ｎ０
２−・・エラー信号、２１０・・・エラー書込み信号、
２１１・・・エラ一読出し書込み信号、２１２・・・ノ
ーマルクロック、２１３・・・診断クロック、２１４・
・・クロック信号、２１５・・・エラー読出しデータ信
号、２１６・・・エラー書込みデータ信号、２１７・・
・埋込みデータ信号、２１８・・・制御信号．
Claims (1)
- 複数の各種エラー保持回路と前記エラー保持回路をシリ
アルにつなぐパスによりエラーをうえつけるエラー書込
み回路を有する擬似障害回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189078A JPH0352036A (ja) | 1989-07-20 | 1989-07-20 | 擬似障害回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189078A JPH0352036A (ja) | 1989-07-20 | 1989-07-20 | 擬似障害回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0352036A true JPH0352036A (ja) | 1991-03-06 |
Family
ID=16234942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1189078A Pending JPH0352036A (ja) | 1989-07-20 | 1989-07-20 | 擬似障害回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0352036A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990062059A (ko) * | 1997-12-31 | 1999-07-26 | 오상수 | 헤드 볼트 압입 장치 |
-
1989
- 1989-07-20 JP JP1189078A patent/JPH0352036A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990062059A (ko) * | 1997-12-31 | 1999-07-26 | 오상수 | 헤드 볼트 압입 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63200249A (ja) | 情報処理装置 | |
| JPH0352036A (ja) | 擬似障害回路 | |
| US4171765A (en) | Error detection system | |
| JPS63173975A (ja) | 半導体装置 | |
| US6256761B1 (en) | Integrated electronic module with hardware error infeed for checking purposes | |
| US6580648B1 (en) | Memory circuit | |
| JPH07198782A (ja) | 診断回路 | |
| JPS61262856A (ja) | 試験回路 | |
| US20050071716A1 (en) | Testing of reconfigurable logic and interconnect sources | |
| JPS6167162A (ja) | メモリチエツク回路 | |
| JPS6011953A (ja) | メモリ装置 | |
| JPH0520898A (ja) | Ｒａｍ組込の半導体集積回路のｒａｍテスト回路 | |
| JPH0238879A (ja) | 論理回路 | |
| SU896626A1 (ru) | Устройство дл контрол ввода-вывода | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPH03257547A (ja) | エラー保持及び読出し回路および方法 | |
| JPH05334116A (ja) | デバッグ制御方式 | |
| JPS6210390B2 (ja) | ||
| JPS6038766A (ja) | 記憶システム | |
| JPH0831064B2 (ja) | メモリ診断回路 | |
| JPH04241635A (ja) | 多重スキャンパス制御方式 | |
| JPS6318597A (ja) | 集積回路内蔵メモリテスト装置 | |
| JPH03244039A (ja) | 情報処理装置の障害情報採取方式 | |
| JPH03265037A (ja) | 大容量メモリ初期診断制御方式 | |
| JPH02248877A (ja) | 論理回路パッケージ |