JPH03250228A - エラー保持及び読出し回路および方法 - Google Patents

エラー保持及び読出し回路および方法

Info

Publication number
JPH03250228A
JPH03250228A JP2047678A JP4767890A JPH03250228A JP H03250228 A JPH03250228 A JP H03250228A JP 2047678 A JP2047678 A JP 2047678A JP 4767890 A JP4767890 A JP 4767890A JP H03250228 A JPH03250228 A JP H03250228A
Authority
JP
Japan
Prior art keywords
error
write
clock
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2047678A
Other languages
English (en)
Inventor
Makoto Yamauchi
真 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2047678A priority Critical patent/JPH03250228A/ja
Publication of JPH03250228A publication Critical patent/JPH03250228A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエラー保持及び読出し回路および方法に関する
〔従来の技術〕
従来、情報処理装置内で検出したエラー情報を診断コマ
ンド等によりシリアルに読出す技術は、エラー情報を格
納するエラーインデイグ−5フ9フ1フ0フ1回路(−
EIF)を各種エラー毎に持ち通常は各種エラー報告が
入るのを待ち、入った時にはその情報を保持するように
し、エラーを読出す時には全EIFがシリアルにつなが
ったバスを形成しエラーが読出せるようになっていた。
〔発明が解決しようとする課題〕
上述した従来のエラー保持及び読出し回路は、エラーを
取込み保持する動作とエラーをシリアルに読出す動作と
を同一の回路で行なっているため、エラーを読出してい
る最中に発生したエラーは、取込めないという欠点があ
る。
またEIFをシリアルに接続してエラーを読出すためエ
ラーを読出すと内容が壊れてしまうのでシリアルバスを
ループにして元に戻るようにする必要があるし、又エラ
ー読出しが中断するとエラー内容が壊れてしまうという
欠点がある。
また、本回路の正常性をチエツクするには、エラーを各
々発生させてチエツクする手間がかかるという欠点があ
る。
〔課題を解決するための手段〕
本発明のエラー保持及び読出し回路は、複数の各種エラ
ーを保持することが可能でかつシリアルにデータをセッ
トすることが可能なエラー保持回路とエラーをシリアル
に読出す回路とを有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は、本発明の一実施例を示すブロック図であり、
n個のエラー情報を保持してシリアルにエラー情報の読
出しを行なう情報処理装置に実施した例である。
エラー保持回路10.20,30.〜.noはエラー書
込みデータ214.エラー状態信号102〜(n−1)
02とエラー信号101〜no1とエラー書込み信号2
10と書込みクロック216とを受信し、エラー書込み
信号210が論理“O”の時は、エラー信号101〜n
o1を、論理“1”の時は、エラー書込みデータ信号2
14゜エラー状態信号102〜(n−1)02を書込み
クロック216の立上がりエッチで取込みエラー状態信
号102〜n02を各々出力する。
またエラー書込み信号210が論理゛″0″の時にエラ
ーが発生しエラー信号101〜no1が立った場合には
、エラー信号の状態を保持する。
エラー読出し回路11〜n1は、シフトバス信号103
〜nO3とエラー状態信号102〜nO2とエラー読出
し信号213と読出しタロツク217とを受信し、エラ
ー読出し信号213が論理“0”の時は、エラー状態信
号102〜n02を、論理“1”の時はシフトバス信号
103〜n03を読出しクロック217の立上がりエッ
ヂで取込みシフトバス信号203〜n03.エラー読出
しデータ信号215を各々出力する。
エラー書込み用クロック切替回路12は、エラー書込み
信号210とノーマルクロック211とエラー書込み及
び読出し用クロック212とを受信し、エラー書込み信
号210が論理“0”の時はノーマルクロック211を
、論理“1″の時はエラー書込み及び読出し用クロック
212を書込みクロック216として出力する。
エラー読出し用クロック切替回路13は、エラー読出し
信号213とノーマルクロック211とエラー書込み及
び読出し用クロック212とを受信し、エラー読出し信
号213が論理“0”の時はノーマルクロック211を
論理“1”は、エラー書込み及び読出し用クロック21
2を読出しクロック217として出力する。
次に、この回路の動作について説明する。
通常動作時、エラー書込み信号210及びエラー読出し
信号213とも論理“0”でエラー書込み用クロック切
替回路12及びエラー読出し用クロック切替回路13に
よりノーマルクロック211が選択され、書込みクロッ
ク216及び読出しクロック217としてノーマルクロ
ック211が選択される。
そしエラー保持回路10.20.〜.nQ及びエラー読
出し回路11,21.〜.nlには、ノーマルクロック
が入力される。エラー保持回路10.20,30.〜.
noはエラー信号101201.301.〜.no1が
入力として選ばれエラーが発生した場合、書込みクロッ
ク216の立上がりエッヂで取込みその内容を保持しエ
ラー状態信号102,202,302.〜 n02を出
力する。
エラー読出し回路11.21,31.〜.nlは、エラ
ー状態信号102,202.〜.no2が入力として選
ばれ読出しタロツク217の立上がりエッチで取込まれ
る。
エラー書込み動作時には、エラー書込み信号210は論
理“1”でエラー書込み用クロック切替回路12により
エラー書込み及び読出し用クロック212が書込みクロ
ック216として出力される。
またエラー保持回路10,20.〜.noでは、エラー
書込みデータ信号214及びエラー状態信号102,2
02.〜.(n−1)02が入力として選ばれエラー書
込みクロック216の立上がりエッチにより取込まれエ
ラー状態信号102.202.〜.n02を出力する。
エラー情報の書込みデータはエラー書込みデータ信号に
より伝えられるが書込みクロック216が0個入力され
て全情報がセットされるようになる。
エラー読出し動作時には、エラー読出し信号213は、
論理“1”でエラー読出し用クロック切替回路13によ
りエラー書込み及び読出し用クロック212が読出しク
ロック217として出力される。
またエラー読出し回路11,21,31.〜n1では、
シフトバス信号103,203.〜。
n03が入力として選ばれエラー読出しクロ・ツク21
7の立上がりエッチにより取込まれシフトバス信号20
3,303.〜.n03及びエラー読出しデータ信号2
15を出力する。
エラー情報の読出しデータは、エラー読出し信号215
により伝えられるが、エラー読出しクロック217がn
個入力されて全情報が伝わるようになる。
このような構成になっているので、エラー読出し動作状
態中にエラーがエラー保持回路10,20、〜.noに
は保持されるため、エラー読出し動作終了後にエラー読
出し回路11,21.〜。
nlにエラー状態信号102,202.〜.n。
2が入力されエラー状態が取込まれ再度エラー読出し動
作をすれば、エラーの状態を知ることが可能である。
またエラー読出し動作中に中断してもエラー状態信号1
02,202.〜.no2により再度情報が入力される
ので内容が壊れないし、シフトバスでエラー情報を読出
すため本来、値をループして元に戻す必要があるが同じ
理由でその必要がない。
また本回路構成の正常性をチエツクする場合、エラー信
号101,201.〜.no1を各々出力させなくても
エラー書込み動作によりエラー保持回路10,20.〜
.noにエラー書込みデータ信号214からシリアルに
エラーをセットすることが可能であり容易に本回路構成
の正常性をチエツクすることも可能である。
〔発明の効果〕
以上説明したように本発明は、各種エラーを保持するこ
とが可能でかつシリアルにデータをセットすることが可
能なエラー保持回路とエラーをシリアルに読出す回路と
を独立に設ける回路構成にすることにより、エラーを読
出している最中に発生したエラーも取込み、読比すこと
を可能にできる効果があり、またエラー読出し動作が中
断してもエラー内容が壊れないという効果があり装置の
信頼性が良くなる。
また、本回路構成の正常性を容易にチエツクできるとい
う効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図である。 10.20,30.〜.no−・−1ラ一保持回路、1
1.21,31.〜.nl・・・エラー読出し回路、1
2・・・エラー書込み用クロック切替回路、13・・・
エラー読出し用クロック切替回路、101.’201.
301.〜.n01−・・エラー信号、102゜202
.302.〜.n02−・・エラー状態信号、103.
203.303.〜.n03−・・シフトバス信号、2
10・・・エラー書込み信号、211・・・ノーマルク
ロック、212・・・エラー書込み及び読出し用クロッ
ク、213・・・エラー読出し信号、214・・・エラ
ー書込みデータ信号、215・・・エラー読出しデータ
信号、216・・・書込みクロック、217・・・読出
しクロック。

Claims (1)

  1. 【特許請求の範囲】 1、複数の各種エラーを保持することが可能でかつシリ
    アルにデータをセットすることが可能なエラー保持手段
    と、前記エラーをシリアルに読出す手段とを含むことを
    特徴とするエラー保持及び読出し回路。 2、複数の各種エラーを保持しシリアルにデータをセッ
    トするエラー保持手順と、前記エラーをシリアルに読出
    す手順とを含むことを特徴とするエラー保持及び読出し
    方法。
JP2047678A 1990-02-27 1990-02-27 エラー保持及び読出し回路および方法 Pending JPH03250228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2047678A JPH03250228A (ja) 1990-02-27 1990-02-27 エラー保持及び読出し回路および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2047678A JPH03250228A (ja) 1990-02-27 1990-02-27 エラー保持及び読出し回路および方法

Publications (1)

Publication Number Publication Date
JPH03250228A true JPH03250228A (ja) 1991-11-08

Family

ID=12781938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2047678A Pending JPH03250228A (ja) 1990-02-27 1990-02-27 エラー保持及び読出し回路および方法

Country Status (1)

Country Link
JP (1) JPH03250228A (ja)

Similar Documents

Publication Publication Date Title
US5488615A (en) Universal digital signature bit device
US6728906B1 (en) Trace buffer for a configurable system-on-chip
JPS6299835A (ja) 回路の試験ポイントの診断方法およびそのための診断装置
JPS63200249A (ja) 情報処理装置
JPH03250228A (ja) エラー保持及び読出し回路および方法
JPH03257547A (ja) エラー保持及び読出し回路および方法
JPS6153579A (ja) 論理回路機能試験機
JP3329221B2 (ja) Lsi試験装置
JPH0352036A (ja) 擬似障害回路
JP2723843B2 (ja) デュアルポートメモリ制御回路
JPH0289300A (ja) 半導体メモリ素子
JPS6324503Y2 (ja)
JPS58149540A (ja) 制御記憶装置
JPH10254788A (ja) 複数バンク構成記憶回路
JPS6219945A (ja) 記憶装置
JPH04184799A (ja) 半導体記憶装置
JPH0310336A (ja) 診断回路
JPH04283500A (ja) Ramの動作監視回路
JPH04220729A (ja) 情報処理装置
JPH0593764A (ja) 論理回路の検査装置
JPH0831064B2 (ja) メモリ診断回路
JPS63216150A (ja) 記憶装置
JPS63239699A (ja) 半導体記憶装置のテスト補助回路
JPH05158868A (ja) データ転送回路
JPH03265037A (ja) 大容量メモリ初期診断制御方式