JPH03260774A - マスクデータ作成方式 - Google Patents

マスクデータ作成方式

Info

Publication number
JPH03260774A
JPH03260774A JP2059170A JP5917090A JPH03260774A JP H03260774 A JPH03260774 A JP H03260774A JP 2059170 A JP2059170 A JP 2059170A JP 5917090 A JP5917090 A JP 5917090A JP H03260774 A JPH03260774 A JP H03260774A
Authority
JP
Japan
Prior art keywords
area
gnd
pattern
wiring
designated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2059170A
Other languages
English (en)
Inventor
Yoshikazu Ichiba
市場　義和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2059170A priority Critical patent/JPH03260774A/ja
Publication of JPH03260774A publication Critical patent/JPH03260774A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子機器に使用されるプリント基板（以下ＰＷ
Ｂと記す）またはセラミック基板のマスクデータ作成方
式に関する。
〔従来の技術〕
従来のこの種のマスクデータノイズガード用ＧＮＤベタ
パターンはその外郭線をそのまま指定して作成している
。
〔発明が解決しようとする課題〕
上述した従来のマスクデータ作成方式ではＧＮＤベタパ
ターンの外郭線を指定しなくてはならず、部品ビンやヴ
イアホール等のルスーホールランドとの逃げ領域及び他
の配線パターンとの逃げ領域の外郭線の人手指定が煩雑
という欠点があった。
〔課題を解決するための手段〕
本発明の方式は、プリント基板やセラミック基板のマス
クデータ作成方式において、 所要のＡ領域を確保する手段と、 前記Ａ領域内の配線の中で別のパターンから雑音保護を
したい配線を指定する手段と、前記Ａ領域内でＧＮＤ接
続しない部品ビン，ヴィアホール等の接続スルーホール
ランド部を指定する手段と、 前記指定された配線と前記指定した接続スルーホールラ
ンドに対し、一定のクリアランス値でＢ領域を確保する
手段と、 前記Ａ領域から前記Ｂ領域を差し引いた領域をＧＮＤベ
タパターン領域とし、その外郭線をトレースする手段と
、 前記ＧＮＤベタパターン領域をぬりつぶし用太幅パター
ンでぬりつぶす手段とを有する事を特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明のフローチャートであり、各処理の内容
は以下のようである。
処理１・・・所要の領域を第２図のように設定し領域Ａ
とする。
処理２・・・領域Ａ内の配線の中でＧＮＤベタパターン
を用いて別のパターンから雑音保護したい配線を指定す
る。第３図にその例を示す。
処理３・・・領域Ａ内でＧＮＤ接続しない部品ビン、Ｖ
ＩＡ等の接続スルーホールランド部を指定する。
処理４・・・処理２で指定された配線と処理３で指定さ
れた接続スルーホールランドに対し、一定のクリアラン
ス値で領域を確保する。この領域を領域Ｂとする。第４
図に領域Ｂの例を示す。
処理５・・・領域Ａから領域Ｂを差し引いた領域をＧＮ
Ｄベタパターン領域とし、その外郭線をトレースする。
第５図に得られたＧＮＤベタパターン領域の例を示す。
処理６・・・処理５で得たＧＮＤベタパターン領域をぬ
りつぶし用太幅パターンでぬりつぶす。
処理７・・・ＧＮＤベタパターン領域を他にも作成する
ならば処理１へ戻り、作成しないならば処理８へ進む。
処理８・・・ＧＮＤベタパターン領域を外部ファイルへ
出力する。
以上の処理を行い、ＧＮＤベタパターン領域を得る。第
６図は本処理実行後のマスクパターンの例である。
〔発明の効果〕
以上説明した様に本発明は、ＧＮＤ領域の指定。
雑音保護したい配線の指定および特定スルーホールの指
定をすることにより雑音保護用ＧＮＤベタパターンを半
自動で作成することができる。
【図面の簡単な説明】
第１図は本発明のフローチャート、第２図は領域Ａを設
定した例を示す図、第３図は別のパターンから雑音保護
をしたい配線の例を示す図、第４図は領域Ｂを設定した
例を示す図、第５図は得られたＧＮＤベタパターン領域
の例を示す図、第６図は本発明処理後のマスクパターン
の例を示す図である。

Claims (1)

  1. 【特許請求の範囲】 　プリント基板やセラミック基板のマスクデータ作成方
    式において、 所要のＡ領域を確保する手段と、 前記Ａ領域内の配線の中で別のパターンから雑音保護を
    したい配線を指定する手段と、 前記Ａ領域内でＧＮＤ接続しない部品ピン，ヴィアホー
    ル等の接続スルーホールランド部を指定する手段と、 前記指定された配線と前記指定した接続スルーホールラ
    ンドに対し、一定のクリアランス値でＢ領域を確保する
    手段と、 前記Ａ領域から前記Ｂ領域を差し引いた領域をＧＮＤベ
    タパターン領域とし、その外郭線をトレースする手段と
    、 前記ＧＮＤベタパターン領域をぬりつぶし用太幅パター
    ンでぬりつぶす手段とを有する事を特徴とするマスクデ
    ータ作成方式。
JP2059170A 1990-03-09 1990-03-09 マスクデータ作成方式 Pending JPH03260774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2059170A JPH03260774A (ja) 1990-03-09 1990-03-09 マスクデータ作成方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2059170A JPH03260774A (ja) 1990-03-09 1990-03-09 マスクデータ作成方式

Publications (1)

Publication Number Publication Date
JPH03260774A true JPH03260774A (ja) 1991-11-20

Family

ID=13105639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2059170A Pending JPH03260774A (ja) 1990-03-09 1990-03-09 マスクデータ作成方式

Country Status (1)

Country Link
JP (1) JPH03260774A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108466A (ja) * 1986-10-27 1988-05-13 Fujitsu Ltd 計算機援用設計装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108466A (ja) * 1986-10-27 1988-05-13 Fujitsu Ltd 計算機援用設計装置

Similar Documents

Publication Publication Date Title
JPS62130596A (ja) 電子部品自動組立装置
DE3773241D1 (de) Leiterplatte fuer gedruckte schaltungen und verfahren zur herstellung solcher leiterplatten.
JPH03260774A (ja) マスクデータ作成方式
JP2674184B2 (ja) 表面実装プリント配線板
JPH08181669A (ja) クロック妨害抑制装置
JPS61253884A (ja) プリント配線基板
JPH0239273A (ja) プリント配線基板設計法
JPS63108466A (ja) 計算機援用設計装置
JP2943416B2 (ja) プリント基板のパッド
JPH01310590A (ja) 多層構造のプリント基板
JPH0720936Y2 (ja) プリント配線板
JP2853644B2 (ja) 印刷配線板設計装置
JPH03113575A (ja) 実装部品配線情報生成システム
JPH04111075A (ja) プリント板配線設計装置
JP2576904B2 (ja) プリント基板における部品の自動配置方法
JP2940124B2 (ja) 基板ｃａｄ装置
JPH05235123A (ja) Ｌｓｉハードウェアシュミレータ接続用コネクタ
JPS58144871U (ja) 多層プリント板の修復用パタ−ン
JPH10124560A (ja) Ｃａｄシステム
JPH03196592A (ja) プリント基板
JPS6382969U (ja)
JPH07122843A (ja) プリント配線基板
JPH1173443A (ja) プリント配線板のパターン設計処理方法
JPH0525346B2 (ja)
JPS612381A (ja) プリント配線板