JPH03260841A - コード変換装置 - Google Patents
コード変換装置Info
- Publication number
- JPH03260841A JPH03260841A JP2058053A JP5805390A JPH03260841A JP H03260841 A JPH03260841 A JP H03260841A JP 2058053 A JP2058053 A JP 2058053A JP 5805390 A JP5805390 A JP 5805390A JP H03260841 A JPH03260841 A JP H03260841A
- Authority
- JP
- Japan
- Prior art keywords
- data
- lrc
- circuit
- code
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要）
コード変換装置に係り、特に特定コードで表現された入
力データを他のコードに変換するコード変換回路を有し
てなるコード変換装置に関し、データ変換時の誤りチェ
ックを行なえ、データの信頼性を高めることを目的とし
て、 特定コードで表現された入力データを他のコードに変換
するコード変換回路を有してなるコード変換装置におい
て、入力データにＬＲＣデータを付加するＬＲＣ作戒作
成と、ＬＲＣデータと共に上記データ変換回路で変換さ
れたデータを逆変換する逆変換回路と、逆変換されたデ
ータのＬＲＣチェックを行なうＬＲＣチェック回路を設
けて構成する。
力データを他のコードに変換するコード変換回路を有し
てなるコード変換装置に関し、データ変換時の誤りチェ
ックを行なえ、データの信頼性を高めることを目的とし
て、 特定コードで表現された入力データを他のコードに変換
するコード変換回路を有してなるコード変換装置におい
て、入力データにＬＲＣデータを付加するＬＲＣ作戒作
成と、ＬＲＣデータと共に上記データ変換回路で変換さ
れたデータを逆変換する逆変換回路と、逆変換されたデ
ータのＬＲＣチェックを行なうＬＲＣチェック回路を設
けて構成する。
（産業上の利用分野）
本発明は、コード変換装置に係り、特に特定コードで表
現された入力データを他のコードに変換するコード変換
回路を宥してなるコード変換装置に関する。
現された入力データを他のコードに変換するコード変換
回路を宥してなるコード変換装置に関する。
（従来の技術）
一般に特定のコードで表現されたデータを他のコードに
変換することがある。これは例えばＡＳＣＩＩ形式で記
載されたデータをＥＢＣＤＩＣ（拡張２進化１０進符号
）形式に変換したり、また、その逆の変換を行なう。従
来、このようなコード変換装置として第３図に示すもの
がある。これはコード変換回路としてＰＲＯＭ３１を設
け、このＰＲＯＭにコードの変換テーブルを格納し、特
定コードで表現されると共にパリティピットが付加され
た入力データに対応する他のコードで表現されると共に
パリティピットを付加した出力データを発生するもであ
る。また、このコート変換回路では入力データのパリテ
ィチェックも行なうものとしている。
変換することがある。これは例えばＡＳＣＩＩ形式で記
載されたデータをＥＢＣＤＩＣ（拡張２進化１０進符号
）形式に変換したり、また、その逆の変換を行なう。従
来、このようなコード変換装置として第３図に示すもの
がある。これはコード変換回路としてＰＲＯＭ３１を設
け、このＰＲＯＭにコードの変換テーブルを格納し、特
定コードで表現されると共にパリティピットが付加され
た入力データに対応する他のコードで表現されると共に
パリティピットを付加した出力データを発生するもであ
る。また、このコート変換回路では入力データのパリテ
ィチェックも行なうものとしている。
ところで、上述の従来のコード変換装置においては入力
データ及び出力データそのものの信頼性はパリティピッ
トを付加していることによって保証されているが、変換
そのものが正確に行なわれたかについては何等検証され
ていなかった。そのため、データ変換回路であるＰＲＯ
Ｍのセグメントの異常等によって発生する変換誤りをチ
ェックすることはできない。
データ及び出力データそのものの信頼性はパリティピッ
トを付加していることによって保証されているが、変換
そのものが正確に行なわれたかについては何等検証され
ていなかった。そのため、データ変換回路であるＰＲＯ
Ｍのセグメントの異常等によって発生する変換誤りをチ
ェックすることはできない。
そこで本発明はデータ変換時の誤りチェックを行なえ、
データの信頼性を高めたコード変換装置を提供すること
を目的とする。
データの信頼性を高めたコード変換装置を提供すること
を目的とする。
（課題を解決するための手段）
本発明にあって、上記の課題を解決するための手段は、
第１図に示すように、特定コードで表現された入力デー
タを他のコードに変換するコード変換回路１を有してな
るコード変換装置において、入力データにＬＲＣデータ
を付加するＬＲＣ作威作成２と、ＬＲＣデータと共に上
記データ変換回路で変換されたデータを逆変換する逆変
換回路３と、逆変換されたデータのＬＲＣチェックを行
なうＬＲＣチェック回路４を設けたことである。
第１図に示すように、特定コードで表現された入力デー
タを他のコードに変換するコード変換回路１を有してな
るコード変換装置において、入力データにＬＲＣデータ
を付加するＬＲＣ作威作成２と、ＬＲＣデータと共に上
記データ変換回路で変換されたデータを逆変換する逆変
換回路３と、逆変換されたデータのＬＲＣチェックを行
なうＬＲＣチェック回路４を設けたことである。
本発明によれば、ＬＲＣ作威作成はコード変換回路への
入力データにＬＲＣデータを付加し、逆変換回路はＬＲ
Ｃデータと共に上記データ変換回路で変換されたデータ
を逆変換してもとのコードに戻す。そして、ＬＲＣチェ
ック回路逆変換されたデータのＬＲＣチェックを行なう
からコード変換回路での変換誤りを検出することができ
る。
入力データにＬＲＣデータを付加し、逆変換回路はＬＲ
Ｃデータと共に上記データ変換回路で変換されたデータ
を逆変換してもとのコードに戻す。そして、ＬＲＣチェ
ック回路逆変換されたデータのＬＲＣチェックを行なう
からコード変換回路での変換誤りを検出することができ
る。
（実施例）
以下本発明に係るコード変換装置の実施例を図面に基づ
いて説明する。
いて説明する。
第２図は本発明に係るコード変換装置の実施例を示すも
のである。本実施例において、コード変換装置はＡＳＣ
ＩＩ形式からＥＢＣＤＩＣ形式へ、また、逆にＥＢＣＤ
ＩＣ形式からＡＳＣＩＩ形式への変換を行なうことがで
きるものである。
のである。本実施例において、コード変換装置はＡＳＣ
ＩＩ形式からＥＢＣＤＩＣ形式へ、また、逆にＥＢＣＤ
ＩＣ形式からＡＳＣＩＩ形式への変換を行なうことがで
きるものである。
同図において１１は入力したデータに水平冗長検査に用
いるＬＲＣデータを付加するＬＲＣデータ作威作成ある
Ｐ Ｌ Ｄ （Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ
Ｄｅｖｉｃｅ ）、１２．１３はタイくング調整用のレ
ジスタ（Ｒｅｇ）、１４は入力切換用の切換スイッチ（
ＳＷ）、１５はＡＳＣＩＩ形式からＥＢＣＤＩＣ形式へ
のコード変換回路であるＰＲＯＭ、また、１６はＥＢＣ
ＤＩＣ形式からＡＳＣＩＩ形式へのコード変換を行なう
ＰＲＯＭ、ＩＴ、１８はタイくング調整用のレジスタ（
Ｒｅｇ）、１９は入力切換用のマルチプレクサ（ＭＰＸ
）、２０はＬＲＣチェックを行なうＬＲＣチェック手段
としてのＰＡＬを示している。ここで上記の２つのＦＲ
ＯＭは互いに逆変換の関係となっている。
いるＬＲＣデータを付加するＬＲＣデータ作威作成ある
Ｐ Ｌ Ｄ （Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ
Ｄｅｖｉｃｅ ）、１２．１３はタイくング調整用のレ
ジスタ（Ｒｅｇ）、１４は入力切換用の切換スイッチ（
ＳＷ）、１５はＡＳＣＩＩ形式からＥＢＣＤＩＣ形式へ
のコード変換回路であるＰＲＯＭ、また、１６はＥＢＣ
ＤＩＣ形式からＡＳＣＩＩ形式へのコード変換を行なう
ＰＲＯＭ、ＩＴ、１８はタイくング調整用のレジスタ（
Ｒｅｇ）、１９は入力切換用のマルチプレクサ（ＭＰＸ
）、２０はＬＲＣチェックを行なうＬＲＣチェック手段
としてのＰＡＬを示している。ここで上記の２つのＦＲ
ＯＭは互いに逆変換の関係となっている。
次に本実施例に係るコード変換装置の実施例の作動を説
明する。先ず、ＡＳＣＩＩ形式のデータなＥＢＣＤＩＣ
形式のデータに変換する場合について説明する。
明する。先ず、ＡＳＣＩＩ形式のデータなＥＢＣＤＩＣ
形式のデータに変換する場合について説明する。
入力されたＡＳＣＩＩデータにはＰＬＤＩＩにおいてＬ
ＲＣデータが付加され、切換スイッチ１４でＰＲＯＭ１
５に入力され、ＬＲＣデータをも含めてＥＢＣＤＩＣデ
ータに変換される。そして出力は分岐され、その一方（
■）はレジスタ１８に入力されＰＲＯＭ１６に入力され
再びＡＳＣＩＩデータに変換される。その出力（■）は
マルチプレクサ１９を経てＬＲＣチェック用のＰＡＬ２
０に入力され水平冗長度が検査され、変換が正常に行な
われたかが検査される。この検査結果により変換の正常
性を保証することができる。
ＲＣデータが付加され、切換スイッチ１４でＰＲＯＭ１
５に入力され、ＬＲＣデータをも含めてＥＢＣＤＩＣデ
ータに変換される。そして出力は分岐され、その一方（
■）はレジスタ１８に入力されＰＲＯＭ１６に入力され
再びＡＳＣＩＩデータに変換される。その出力（■）は
マルチプレクサ１９を経てＬＲＣチェック用のＰＡＬ２
０に入力され水平冗長度が検査され、変換が正常に行な
われたかが検査される。この検査結果により変換の正常
性を保証することができる。
次にＥＢＣＤＩＣ形式のデータをＡＳＣＩＩ形式のデー
タに変換する場合について説明する。
タに変換する場合について説明する。
入力されたＥＢＣＤＩＣデータにはＰＬＤＩＩにおいて
ＬＲＣデータが付加され、切換スイッチ１４でＰＲＯＭ
１６に入力され、ＬＲ，Ｃデータをも含めてＡＳＣＩＩ
データに変換される。そして出力は分岐され、その一方
（■）はレジスタ１７に入力されＰＲＯＭ１５に入力さ
れ再びＥＢＣＤＩＣデータに変換される。その出力（■
）はマルチプレクサ１９を経てＬＲＣチェック用のＰＡ
Ｌ２０に入力され水平冗長度が検査され、変換が正常に
行なわれたかが検査される。この検査結果により変換の
正常性を保証することができる。
ＬＲＣデータが付加され、切換スイッチ１４でＰＲＯＭ
１６に入力され、ＬＲ，Ｃデータをも含めてＡＳＣＩＩ
データに変換される。そして出力は分岐され、その一方
（■）はレジスタ１７に入力されＰＲＯＭ１５に入力さ
れ再びＥＢＣＤＩＣデータに変換される。その出力（■
）はマルチプレクサ１９を経てＬＲＣチェック用のＰＡ
Ｌ２０に入力され水平冗長度が検査され、変換が正常に
行なわれたかが検査される。この検査結果により変換の
正常性を保証することができる。
従って本実施例によれば、入力データは付加されたＬＲ
Ｃデータと共にコード変換され、この変換後のデータは
再び逆変換され、ＬＲＣチェックされるから、コード変
換が正常に行なわれたか否かを確認することができ、コ
ード変換処理の信頼性を高めることができる。
Ｃデータと共にコード変換され、この変換後のデータは
再び逆変換され、ＬＲＣチェックされるから、コード変
換が正常に行なわれたか否かを確認することができ、コ
ード変換処理の信頼性を高めることができる。
尚上記の実施例においては、コードとしてＡＳＣＩＩ及
びＥＢＣＤＩＣを例として説明したが、これは他のコー
ドを対象としてもよいのは勿論である。また、上記の実
施例では２種コード間において相互変換できる装置につ
いて説明したが、本発明は１のコードから他のコートへ
の一方向への変換のみを行なう装置にも適用できること
は言うまでもない。
びＥＢＣＤＩＣを例として説明したが、これは他のコー
ドを対象としてもよいのは勿論である。また、上記の実
施例では２種コード間において相互変換できる装置につ
いて説明したが、本発明は１のコードから他のコートへ
の一方向への変換のみを行なう装置にも適用できること
は言うまでもない。
（発明の効果）
以上説明したように、本発明によればコード変換装置に
入力データにＬＲＣデータを付加するＬＲＣ作戒作成と
、ＬＲＣデータと共に上記データ変換回路で変換された
データを逆変換する逆変換回路と、逆変換されたデータ
のＬＲＣチェックを行なうＬＲＣチェック回路を設ける
ものとしたから、コード変換回路での変換誤りを検出す
ることができコード変換処理の信頼性を高めることがで
きるという効果を奏する。
入力データにＬＲＣデータを付加するＬＲＣ作戒作成と
、ＬＲＣデータと共に上記データ変換回路で変換された
データを逆変換する逆変換回路と、逆変換されたデータ
のＬＲＣチェックを行なうＬＲＣチェック回路を設ける
ものとしたから、コード変換回路での変換誤りを検出す
ることができコード変換処理の信頼性を高めることがで
きるという効果を奏する。
第１図は本発明の原理図、第２図は本発明に係るコード
変換装置の実施例を示すブロック図、第３図は従来のコ
ード変換装置を示すブロック図である。 １・・・コード変換回路 ２・・・ＬＲＣ作成回路 ３・・・逆変換回路 ４・・・ＬＲＣチェック回路 本発明の旅搾口 笛 １ 図
変換装置の実施例を示すブロック図、第３図は従来のコ
ード変換装置を示すブロック図である。 １・・・コード変換回路 ２・・・ＬＲＣ作成回路 ３・・・逆変換回路 ４・・・ＬＲＣチェック回路 本発明の旅搾口 笛 １ 図
Claims (1)
- 【特許請求の範囲】 特定コードで表現された入力データを他のコードに変換
するコード変換回路（１）を有してなるコード変換装置
において、 入力データにＬＲＣデータを付加するＬＲＣ作成回路（
２）と、 ＬＲＣデータと共に上記データ変換回路で変換されたデ
ータを逆変換する逆変換回路（３）と、逆変換されたデ
ータのＬＲＣチェックを行なうＬＲＣチェック回路（４
）を設けたことを特徴とするコード変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058053A JPH03260841A (ja) | 1990-03-12 | 1990-03-12 | コード変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058053A JPH03260841A (ja) | 1990-03-12 | 1990-03-12 | コード変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03260841A true JPH03260841A (ja) | 1991-11-20 |
Family
ID=13073175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2058053A Pending JPH03260841A (ja) | 1990-03-12 | 1990-03-12 | コード変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03260841A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108150A (ja) * | 1982-12-13 | 1984-06-22 | Hitachi Ltd | 診断方式 |
| JPS60256984A (ja) * | 1984-05-31 | 1985-12-18 | Nec Corp | 磁気記録再生装置 |
-
1990
- 1990-03-12 JP JP2058053A patent/JPH03260841A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108150A (ja) * | 1982-12-13 | 1984-06-22 | Hitachi Ltd | 診断方式 |
| JPS60256984A (ja) * | 1984-05-31 | 1985-12-18 | Nec Corp | 磁気記録再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797873B2 (ja) | コンピュータのプログラムメモリーに入力するための情報及び命令を発生する装置 | |
| US5831997A (en) | Pattern generating apparatus | |
| JPS632370B2 (ja) | ||
| JP3345385B2 (ja) | チェンサーチ装置 | |
| JPH03260841A (ja) | コード変換装置 | |
| JPH0228057A (ja) | 電子連動装置 | |
| US4739506A (en) | IC chip error detecting and correcting apparatus | |
| US4739504A (en) | IC chip error detecting and correcting method | |
| JPS6116357A (ja) | デ−タ転送装置 | |
| JPS6216693Y2 (ja) | ||
| JP2606831B2 (ja) | イメージ処理装置 | |
| JPS60214043A (ja) | パイプライン制御回路 | |
| JPS63106838A (ja) | デ−タバツフアチエツク回路 | |
| JPH02105635A (ja) | データ誤り検出回路 | |
| JPS6022769B2 (ja) | 誤り訂正回路 | |
| JPS6122321B2 (ja) | ||
| JPH01151855A (ja) | ネットワークシミュレータ支援方式 | |
| JPS6314244A (ja) | エラ−処理回路 | |
| JPH01190129A (ja) | デコーダのチップセレクト回路 | |
| JPH0350637A (ja) | シフトパスチェック回路 | |
| JPS6131491B2 (ja) | ||
| JPH0320814A (ja) | キー入力制御回路 | |
| JPH03117923A (ja) | 誤り訂正復号器 | |
| JPH0362738A (ja) | 演算装置 | |
| JPH04264646A (ja) | 誤り検査方式 |