JPH03261206A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03261206A JPH03261206A JP2059677A JP5967790A JPH03261206A JP H03261206 A JPH03261206 A JP H03261206A JP 2059677 A JP2059677 A JP 2059677A JP 5967790 A JP5967790 A JP 5967790A JP H03261206 A JPH03261206 A JP H03261206A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- emitter
- collector
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路に関し、特に利得可変増幅器
の改良に関するものである。
の改良に関するものである。
第２図は従来の半導体集積回路の一例である。
図において、１は電源電圧端子、２ａ、２ｂは入力端子
、３ａ、３ｂは出力端子、Ｑ３〜Ｑ１４はトランジスタ
、Ｒ１−Ｒ７，Ｒ９，ＲＩＯは抵抗、ＩＢＩ、ＩＢ２は
バイアス電流源、ＶＢＩ、ＶＢ２はバイアス電圧源であ
る。
、３ａ、３ｂは出力端子、Ｑ３〜Ｑ１４はトランジスタ
、Ｒ１−Ｒ７，Ｒ９，ＲＩＯは抵抗、ＩＢＩ、ＩＢ２は
バイアス電流源、ＶＢＩ、ＶＢ２はバイアス電圧源であ
る。
この回路は、差動の入力端子２ａと２ｂに加えられた信
号をトランジスタＱ３．Ｑ４．Ｑ５．Ｑ６、Ｑ７及びＱ
８と抵抗Ｒ１，Ｒ２，Ｒ３及びＲ４で構成される部分で
増幅し、出力端子３ａと３ｂに出力する機能をもってい
る。この回路の特徴は、利得設定用の抵抗Ｒ９とＲ１０
０値を変化させることで、トランジスタＱ９とＱＩＯの
エミッタ電圧に等しいトランジスタＱ３．Ｑ６とＱ４゜
Ｑ５のベース電圧を変化させ、抵抗Ｒ１とＲ２に流れる
電流を変化させることで利得を適当な値に選ぶことがで
きることである。
号をトランジスタＱ３．Ｑ４．Ｑ５．Ｑ６、Ｑ７及びＱ
８と抵抗Ｒ１，Ｒ２，Ｒ３及びＲ４で構成される部分で
増幅し、出力端子３ａと３ｂに出力する機能をもってい
る。この回路の特徴は、利得設定用の抵抗Ｒ９とＲ１０
０値を変化させることで、トランジスタＱ９とＱＩＯの
エミッタ電圧に等しいトランジスタＱ３．Ｑ６とＱ４゜
Ｑ５のベース電圧を変化させ、抵抗Ｒ１とＲ２に流れる
電流を変化させることで利得を適当な値に選ぶことがで
きることである。
〔発明が解決しようとする課ａ）
従来の技術では、電源電圧端子１に加える電圧が低くな
ると、トランジスタＱ７とＱ８のコレクタ・エミッタ間
電圧を充分に大きな値にすることができなくなり、入力
端子２ａと２ｂに大きな振幅の信号を入力することがで
きなくなるという問題点があった。
ると、トランジスタＱ７とＱ８のコレクタ・エミッタ間
電圧を充分に大きな値にすることができなくなり、入力
端子２ａと２ｂに大きな振幅の信号を入力することがで
きなくなるという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、低い動作電源電圧でも大きな入力ダイナミ
ックレンジが得られる利得可変な増幅器を実現できる半
導体集積回路を提供することを目的とする。
れたもので、低い動作電源電圧でも大きな入力ダイナミ
ックレンジが得られる利得可変な増幅器を実現できる半
導体集積回路を提供することを目的とする。
この発明に係る半導体集積回路は、第１と第２のトラン
ジスタからなるカレントミラー回路の第１のトランジス
タのベースとコレクタと第２のトランジスタのベースが
第３と第６のトランジスタのコレクタに、第３のトラン
ジスタのエミッタが第４のトランジスタのエミッタに、
第６のトランジスタのエミッタが第５のトランジスタの
エミッタに、第２のトランジスタのコレクタが第３．第
４、第５及び第６のトランジスタのベース電位を決定す
る抵抗と電流源にそれぞれ接続したものである。
ジスタからなるカレントミラー回路の第１のトランジス
タのベースとコレクタと第２のトランジスタのベースが
第３と第６のトランジスタのコレクタに、第３のトラン
ジスタのエミッタが第４のトランジスタのエミッタに、
第６のトランジスタのエミッタが第５のトランジスタの
エミッタに、第２のトランジスタのコレクタが第３．第
４、第５及び第６のトランジスタのベース電位を決定す
る抵抗と電流源にそれぞれ接続したものである。
（作用）
この発明においては、入力信号の振幅が大きく利得が小
さいとき、第３．第４．第５及び第６のベース電位を上
げ、入力段のトランジスタのコレクタ・エミッタ間の電
圧を充分に大きな値にする。
さいとき、第３．第４．第５及び第６のベース電位を上
げ、入力段のトランジスタのコレクタ・エミッタ間の電
圧を充分に大きな値にする。
以下、この発明の一実施例を図について説明する。
第１図は、この発明の一実施例による半導体集積回路を
示す回路図である。
示す回路図である。
図において、第２図と同一符号は同一部分を示し、Ｒ８
，Ｒ１１は抵抗、Ｑｌは第１のトランジスタ、Ｑ２は第
２のトランジスタである。第１のトランジスタＱ１と第
２のトランジスタＱ２と抵抗Ｒ８とＲ１１とでカレント
２ラ一回路が構成され、このカレントミラー回路の出力
電流、すなわち第１のトランジスタＱ１のコレクタ電流
は、第３のトランジスタＱ３と第６のトランジスタＱ６
のコレクタ電流の和に比例するようになっている。
，Ｒ１１は抵抗、Ｑｌは第１のトランジスタ、Ｑ２は第
２のトランジスタである。第１のトランジスタＱ１と第
２のトランジスタＱ２と抵抗Ｒ８とＲ１１とでカレント
２ラ一回路が構成され、このカレントミラー回路の出力
電流、すなわち第１のトランジスタＱ１のコレクタ電流
は、第３のトランジスタＱ３と第６のトランジスタＱ６
のコレクタ電流の和に比例するようになっている。
今、回路を利得が小さく、大きな振幅の入力信号を扱う
増幅器として動作させる場合、すなわち利得設定用の抵
抗Ｒ９をＲＩＯより大きな値に選んだ場合を考える。こ
の場合、トランジスタＱ１０のエミッタ電位、すなわち
第４のトランジスタＱ４と第５のトランジスタＱ５のベ
ース電位が、第３のトランジスタＱ３と第６のトランジ
スタＱ６のベース電位より低くなり、トランジスタＱ４
とＱ５のコレクタ電流が減少して利得が小さくなるとと
もに、トランジスタＱ３とＱｌのコレクタ電流が場加し
て前記カレントミラー回路の出力電流が増加する。バイ
アス電流源ＩＢＩと抵抗Ｒ７は、トランジスタＱ３．Ｑ
４．Ｑ５及びＱｌのベース電位を決定するためのもので
、前記カレントくラー回路の出力電流が電流源ＩＢＩの
出力電流に加算されるように流れるので、抵抗Ｒ７の接
地側でない方の端子電位が上昇してトランジスタＱ３、
Ｑ４．Ｑ５及びＱｌのベース電位が高くなる。
増幅器として動作させる場合、すなわち利得設定用の抵
抗Ｒ９をＲＩＯより大きな値に選んだ場合を考える。こ
の場合、トランジスタＱ１０のエミッタ電位、すなわち
第４のトランジスタＱ４と第５のトランジスタＱ５のベ
ース電位が、第３のトランジスタＱ３と第６のトランジ
スタＱ６のベース電位より低くなり、トランジスタＱ４
とＱ５のコレクタ電流が減少して利得が小さくなるとと
もに、トランジスタＱ３とＱｌのコレクタ電流が場加し
て前記カレントミラー回路の出力電流が増加する。バイ
アス電流源ＩＢＩと抵抗Ｒ７は、トランジスタＱ３．Ｑ
４．Ｑ５及びＱｌのベース電位を決定するためのもので
、前記カレントくラー回路の出力電流が電流源ＩＢＩの
出力電流に加算されるように流れるので、抵抗Ｒ７の接
地側でない方の端子電位が上昇してトランジスタＱ３、
Ｑ４．Ｑ５及びＱｌのベース電位が高くなる。
結果としてトランジスタＱ７とＱ８のコレクタ・エミッ
タ間電圧が大きくなり、大きな振幅の信号の入力が可能
になる。
タ間電圧が大きくなり、大きな振幅の信号の入力が可能
になる。
また、利得が大きい増幅器として動作させる場合、すな
わち利得設定用抵抗ＲＩＯを抵抗Ｒ９より大きな値に選
んだ場合には、トランジスタＱ３とＱｌのコレクタを流
が減少し、抵抗Ｒ７の接地側でない方の端子電位が低く
なり、トランジスタＱ３．Ｑ４．Ｑ５及びＱｌのベース
電位が低下する為、トランジスタＱ４とＱ５のコレクタ
電流が増加して抵抗Ｒ１とＲ２での電圧降下が大きくな
ってもトランジスタＱ４とＱ５が飽和することはない。
わち利得設定用抵抗ＲＩＯを抵抗Ｒ９より大きな値に選
んだ場合には、トランジスタＱ３とＱｌのコレクタを流
が減少し、抵抗Ｒ７の接地側でない方の端子電位が低く
なり、トランジスタＱ３．Ｑ４．Ｑ５及びＱｌのベース
電位が低下する為、トランジスタＱ４とＱ５のコレクタ
電流が増加して抵抗Ｒ１とＲ２での電圧降下が大きくな
ってもトランジスタＱ４とＱ５が飽和することはない。
また、トランジスタＱ７とＱ８のコレクタ・工ξツタ間
電圧は小さくなるが、利得が大きい増幅器として動作さ
せるため、入力に大振幅の信号を入力する必要がない。
電圧は小さくなるが、利得が大きい増幅器として動作さ
せるため、入力に大振幅の信号を入力する必要がない。
以上のようにこの発明によれば、入力信号の振幅が大き
く、利得が小さい増幅器として動作させるとき、第３．
第４．第５及び第６のベース電位を上げて入力段のトラ
ンジスタのコレクタ・エミツタ間電圧を充分に大きくな
るように構成したので、低い動作電源電圧でも大きな入
力ダイナミックレンジが得られる利得可変な増幅器を実
現できるという効果がある。
く、利得が小さい増幅器として動作させるとき、第３．
第４．第５及び第６のベース電位を上げて入力段のトラ
ンジスタのコレクタ・エミツタ間電圧を充分に大きくな
るように構成したので、低い動作電源電圧でも大きな入
力ダイナミックレンジが得られる利得可変な増幅器を実
現できるという効果がある。
第１図はこの発明の一実施例による半導体集積回路を示
す回路図、第２図は従来回路の半導体集積回路の一例を
示す回路図である。 １は電源電圧端子、２ａ、２ｂは入力端子、３ａ、３ｂ
は出力端子、Ｑｌ、Ｑ２．Ｑ３．Ｑ４゜Ｑ５．Ｑ６．Ｑ
７．ＱＢ、Ｑ９．ＱＩＯ，Ｑｌ １゜Ｑｌ２．Ｑｌ３及
びＱｌ４はトランジスタ、Ｒ１゜Ｒ２，Ｒ３，Ｒ４，Ｒ
５，Ｒ６，Ｒ７，Ｒ８，Ｒ９、ＲＩＯ及びＲ１１は抵抗
、ＩＢＩとＩＢ２はバイアス電流源、ＶＢＩ、ＶＢ２．
及びＶＢ３はバイアス電圧源である。 なお図中同一符号は同−又は相当部分を示す。
す回路図、第２図は従来回路の半導体集積回路の一例を
示す回路図である。 １は電源電圧端子、２ａ、２ｂは入力端子、３ａ、３ｂ
は出力端子、Ｑｌ、Ｑ２．Ｑ３．Ｑ４゜Ｑ５．Ｑ６．Ｑ
７．ＱＢ、Ｑ９．ＱＩＯ，Ｑｌ １゜Ｑｌ２．Ｑｌ３及
びＱｌ４はトランジスタ、Ｒ１゜Ｒ２，Ｒ３，Ｒ４，Ｒ
５，Ｒ６，Ｒ７，Ｒ８，Ｒ９、ＲＩＯ及びＲ１１は抵抗
、ＩＢＩとＩＢ２はバイアス電流源、ＶＢＩ、ＶＢ２．
及びＶＢ３はバイアス電圧源である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）第１と第２のトランジスタからなるカレントミラ
ー回路の第１のトランジスタのベースとコレクタと第２
のトランジスタのベースを、第３と第６のトランジスタ
のコレクタに接続し、 該第３のトランジスタのエミッタを第４のトランジスタ
のエミッタに接続し、 上記第６のトランジスタのエミッタを第５のトランジス
タのエミッタに接続し、 上記第２のトランジスタのコレクタを上記第３、第４、
第５及び第６のトランジスタのベース電位を決定する抵
抗と電流源の間にそれぞれ接続したことを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2059677A JP2716560B2 (ja) | 1990-03-10 | 1990-03-10 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2059677A JP2716560B2 (ja) | 1990-03-10 | 1990-03-10 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03261206A true JPH03261206A (ja) | 1991-11-21 |
| JP2716560B2 JP2716560B2 (ja) | 1998-02-18 |
Family
ID=13120065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2059677A Expired - Lifetime JP2716560B2 (ja) | 1990-03-10 | 1990-03-10 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2716560B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750114A (en) * | 1980-09-10 | 1982-03-24 | Toshiba Corp | Phase switching amplifying circuit |
| JPH01125109A (ja) * | 1987-11-10 | 1989-05-17 | Mitsubishi Electric Corp | 利得制御回路 |
| JPH0227808A (ja) * | 1988-07-16 | 1990-01-30 | Rohm Co Ltd | 利得可変増幅器 |
-
1990
- 1990-03-10 JP JP2059677A patent/JP2716560B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750114A (en) * | 1980-09-10 | 1982-03-24 | Toshiba Corp | Phase switching amplifying circuit |
| JPH01125109A (ja) * | 1987-11-10 | 1989-05-17 | Mitsubishi Electric Corp | 利得制御回路 |
| JPH0227808A (ja) * | 1988-07-16 | 1990-01-30 | Rohm Co Ltd | 利得可変増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2716560B2 (ja) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0143486B2 (ja) | ||
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JPH098569A (ja) | 差動増幅回路 | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPS6212692B2 (ja) | ||
| US5132640A (en) | Differential current amplifier circuit | |
| US5162751A (en) | Amplifier arrangement | |
| JPS63240109A (ja) | 差動増幅器 | |
| US4267521A (en) | Compound transistor circuitry | |
| US5444361A (en) | Wideband linear and logarithmic signal conversion circuits | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP3380927B2 (ja) | オペアンプ | |
| JP3392682B2 (ja) | ミキサー回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH04229709A (ja) | 差動増幅器 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3036925B2 (ja) | 差動増幅回路 | |
| JPS6259926B2 (ja) | ||
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH0326670Y2 (ja) | ||
| JPH082009B2 (ja) | 増幅回路 | |
| JP4128283B2 (ja) | 差動増幅回路 | |
| JP3294355B2 (ja) | 電流源回路 |