JPH03262153A - Ｐｎｐトランジスタ回路 - Google Patents
Ｐｎｐトランジスタ回路Info
- Publication number
- JPH03262153A JPH03262153A JP6062890A JP6062890A JPH03262153A JP H03262153 A JPH03262153 A JP H03262153A JP 6062890 A JP6062890 A JP 6062890A JP 6062890 A JP6062890 A JP 6062890A JP H03262153 A JPH03262153 A JP H03262153A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pnp transistor
- pnp
- collector
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
・上の１
本発明は、ＰＮＰトランジスタ回路に関するものであり
、更に詳しくは、モノリシック集積回路内のＰＮＰトラ
ンジスタの動作に対する光の影響の低減化に関する。
、更に詳しくは、モノリシック集積回路内のＰＮＰトラ
ンジスタの動作に対する光の影響の低減化に関する。
従』等γ改迷□
第３図に従来のバイポーラモノリシック集積回路におけ
るＰＮＰトランジスタの等価回路を、第４図にその集積
回路断面構造を示す。
るＰＮＰトランジスタの等価回路を、第４図にその集積
回路断面構造を示す。
第４図に示すように、集積回路の構造上、Ｎ型エビタキ
シャル層（２２）とＰ型サブストレート層（２１）との
間には寄生フォトダイオード（１０２）が存在するため
、第３図の等価回路においてＰＮＰトランジスタ（ＱＩ
ＯＩ）のベース端子と接地点間にこの寄生フォトダイオ
ード（１０２）が接続されることになる。
シャル層（２２）とＰ型サブストレート層（２１）との
間には寄生フォトダイオード（１０２）が存在するため
、第３図の等価回路においてＰＮＰトランジスタ（ＱＩ
ＯＩ）のベース端子と接地点間にこの寄生フォトダイオ
ード（１０２）が接続されることになる。
第３図において、特にＰＮＰトランジスタ（ＱＩＯＩ）
が光電変換素子と同一チップ内に近接して設けられた集
積回路内に存在する場合は、光を受けて寄生フォトダイ
オード（１０２）に光電流（Ｉｐｎ＋。２）が発生する
可能性が高くなる。したがって、ＰＮＰトランジスタ（
Ｑ１０１）のベース電流（Ｉ［ｌｌｌｌ１’）は、ベー
ス端子（１００）から他の回路へ流れる電流（Ｉｓ□，
）と光電流（ＩＰＤＩ０２）の和、すなわち Ｉｓ＋ｌ！＋°ＩＢＩｌｌｌ＋ ＩＰＤＩ＋１２となる
。このため、ＰＮＰ｝ランジスタ（Ｑ１０１）のベース
電流（ＩＢ＋ｌ！＋”）が増加し、回路の特性に多大な
影響を及ぼす。
が光電変換素子と同一チップ内に近接して設けられた集
積回路内に存在する場合は、光を受けて寄生フォトダイ
オード（１０２）に光電流（Ｉｐｎ＋。２）が発生する
可能性が高くなる。したがって、ＰＮＰトランジスタ（
Ｑ１０１）のベース電流（Ｉ［ｌｌｌｌ１’）は、ベー
ス端子（１００）から他の回路へ流れる電流（Ｉｓ□，
）と光電流（ＩＰＤＩ０２）の和、すなわち Ｉｓ＋ｌ！＋°ＩＢＩｌｌｌ＋ ＩＰＤＩ＋１２となる
。このため、ＰＮＰ｝ランジスタ（Ｑ１０１）のベース
電流（ＩＢ＋ｌ！＋”）が増加し、回路の特性に多大な
影響を及ぼす。
従来は、この影響を減少させるため、第４図に示すよう
に素子表面を２層配線用メタル（２５）で覆い、表面か
ら侵入する光を遮断して光電流（ＩＰ＋ｌＩ８２）を減
少させる方法で対策していた。
に素子表面を２層配線用メタル（２５）で覆い、表面か
ら侵入する光を遮断して光電流（ＩＰ＋ｌＩ８２）を減
少させる方法で対策していた。
が ゛しよ゛と る
しかし上記対策では、第４図に示すように集積回路チッ
プ（２０）のチップ側面（２３）やチップエッヂ（２４
）から、又は、同一チップ内に光電変換素子を形成して
いる場合には受光部から、それぞれ侵入した光の一部が
ＰＮＰ トランジスタ（ＱＩＯＩ）の寄生フォトダイオ
ード（１０２）に到達し、微少な光電流が発生する。こ
のため、ＰＮＰトランジスタ（ＱＩＯＩ）をベース電流
の小さい領域で使用した回路においては、特性への影響
が無視できないという問題があった。
プ（２０）のチップ側面（２３）やチップエッヂ（２４
）から、又は、同一チップ内に光電変換素子を形成して
いる場合には受光部から、それぞれ侵入した光の一部が
ＰＮＰ トランジスタ（ＱＩＯＩ）の寄生フォトダイオ
ード（１０２）に到達し、微少な光電流が発生する。こ
のため、ＰＮＰトランジスタ（ＱＩＯＩ）をベース電流
の小さい領域で使用した回路においては、特性への影響
が無視できないという問題があった。
そこで本発明は、このような問題を解決し、光を完全に
遮断できないため寄生フォトダイオードで発生する光電
流の影響を無視できないような場合であっても、光が完
全に遮断された状態とほぼ同等の動作を行なうことがで
きるＰＮＰトランジスタ回路を提供することを目的とす
る。
遮断できないため寄生フォトダイオードで発生する光電
流の影響を無視できないような場合であっても、光が完
全に遮断された状態とほぼ同等の動作を行なうことがで
きるＰＮＰトランジスタ回路を提供することを目的とす
る。
を るための
上記目的を達成するため、第１請求項に記載のＰＮＰト
ランジスタ回路では、モノリシック集積回路内に形成さ
れ第１のＰＮＰ トランジスタを有するＰＮＰトランジ
スタ回路において、第２及び第３のＰＮＰ トランジス
タを用いて構成され、前記第２及び第３のＰＮＰトラン
ジスタノ両ヘーベー子と前記第２のＰＮＰトランジスタ
のコレクタ端子のみを結線した接続点を有し、前記第３
のトランジスタのコレクタ端子を前記第１のＰＮＰトラ
ンジスタのベース端子に結線したカレントミラー回路を
設けている。
ランジスタ回路では、モノリシック集積回路内に形成さ
れ第１のＰＮＰ トランジスタを有するＰＮＰトランジ
スタ回路において、第２及び第３のＰＮＰ トランジス
タを用いて構成され、前記第２及び第３のＰＮＰトラン
ジスタノ両ヘーベー子と前記第２のＰＮＰトランジスタ
のコレクタ端子のみを結線した接続点を有し、前記第３
のトランジスタのコレクタ端子を前記第１のＰＮＰトラ
ンジスタのベース端子に結線したカレントミラー回路を
設けている。
そして、第２請求項に記載のＰＮＰトランジスタ回路で
は、前記第１請求項に記載のＰＮＰトランジスタ回路に
おいて次の条件式を満足するように構成している； Ｓ＋ ＝ （Ｓ２＋８３）ＩＣ３／ＩＣ２ここで、 Ｓ、：前記第１のＰＮＰトランジスタ のベース領域の面積 Ｓ２：前記第２のＰＮＰトランジスタ のベース領域の面積 Ｓ３：前記第３のＰＮＰトランジスタ のベース領域の面積 ＩＣ２：前記第２のＰＮＰトランジスタのコレゲタ電流 ■。３ ：前記第３のＰＮＰトランジスタのコレクタ電
流 である。
は、前記第１請求項に記載のＰＮＰトランジスタ回路に
おいて次の条件式を満足するように構成している； Ｓ＋ ＝ （Ｓ２＋８３）ＩＣ３／ＩＣ２ここで、 Ｓ、：前記第１のＰＮＰトランジスタ のベース領域の面積 Ｓ２：前記第２のＰＮＰトランジスタ のベース領域の面積 Ｓ３：前記第３のＰＮＰトランジスタ のベース領域の面積 ＩＣ２：前記第２のＰＮＰトランジスタのコレゲタ電流 ■。３ ：前記第３のＰＮＰトランジスタのコレクタ電
流 である。
さらに、第３請求項に記載のＰＮＰトランジスタ回路で
は、前記第２請求項に記載のＰＮＰトランジスタ回路に
おいて条件式 ％式％ を満足するように構成している。
は、前記第２請求項に記載のＰＮＰトランジスタ回路に
おいて条件式 ％式％ を満足するように構成している。
また、第４請求項に記載のＰＮＰトランジスタ回路では
、モノリシック集積回路内に形成され第１のＰＮＰトラ
ンジスタを有するＰＮＰトランジスタ回路において、 第１及び第２のコレクタを備え、前記第１のコレクタの
端子とベース端子のみを結線した接続点を有し、前記第
２のコレクタの端子を前記第１のＰＮＰトランジスタの
ベース端子に結線したマルチコレクタ構造のＰＮＰトラ
ンジスタを設けている。
、モノリシック集積回路内に形成され第１のＰＮＰトラ
ンジスタを有するＰＮＰトランジスタ回路において、 第１及び第２のコレクタを備え、前記第１のコレクタの
端子とベース端子のみを結線した接続点を有し、前記第
２のコレクタの端子を前記第１のＰＮＰトランジスタの
ベース端子に結線したマルチコレクタ構造のＰＮＰトラ
ンジスタを設けている。
そして、第５請求項に記載のＰＮＰトランジスタ回路で
は、前記第４請求項に記載のＰＮＰトランジスタ回路に
おいて次の条件式を満足するように構成している； Ｓ４＝ ５ｅＳｃａ／Ｓｃ＋ ここで、 Ｓ４：前記第１のＰＮＰ トランジスタのベース領域の
面積 Ｓ８：前記マルチコレクタ構造のＰＮＰトランジスタの
ベース領域の面積 Ｓｃ＋ ：前記第１のコレクタの周囲長ＳＣ２：前記
第２のコレクタの周囲長 である。
は、前記第４請求項に記載のＰＮＰトランジスタ回路に
おいて次の条件式を満足するように構成している； Ｓ４＝ ５ｅＳｃａ／Ｓｃ＋ ここで、 Ｓ４：前記第１のＰＮＰ トランジスタのベース領域の
面積 Ｓ８：前記マルチコレクタ構造のＰＮＰトランジスタの
ベース領域の面積 Ｓｃ＋ ：前記第１のコレクタの周囲長ＳＣ２：前記
第２のコレクタの周囲長 である。
さらに、第６請求項に記載のＰＮＰトランジスタ回路で
は、前記第５請求項に記載のＰＮＰトランジスタ回路に
おいて条件式 ％式％ を満足するように構成している。
は、前記第５請求項に記載のＰＮＰトランジスタ回路に
おいて条件式 ％式％ を満足するように構成している。
作ニー用−
第１請求項に記載のＰＮＰトランジスタ回路によると、
第２及び第３のＰＮＰトランジスタのそれぞれの寄生フ
ォトダイオードで発生した光電流の和に応Ｂた電流が、
カレントミラー効果を利用して第３のＰＮＰトランジス
タのコレクタ電流として取り出され、第１のＰＮＰ ト
ランジスタのベース端子に流し込まれる。これにより、
第１のＰＮＰトランジスタの寄生フォトダイオードで発
生した光電流に起因するベース電流の変化分が補償され
、第１のＰＮＰトランジスタの動作に対する光の影響が
低減される。
第２及び第３のＰＮＰトランジスタのそれぞれの寄生フ
ォトダイオードで発生した光電流の和に応Ｂた電流が、
カレントミラー効果を利用して第３のＰＮＰトランジス
タのコレクタ電流として取り出され、第１のＰＮＰ ト
ランジスタのベース端子に流し込まれる。これにより、
第１のＰＮＰトランジスタの寄生フォトダイオードで発
生した光電流に起因するベース電流の変化分が補償され
、第１のＰＮＰトランジスタの動作に対する光の影響が
低減される。
そして、第２及び第３請求項に記載のＰＮＰトランジス
タ回路によると、前記第１請求項に記載のＰＮＰトラン
ジスタ回路において、第３のＰＮＰトランジスタのコレ
クタから第１のＰＮＰトランジスタのベース端子に流し
込まれる電流と、第１のＰＮＰトランジスタの寄生フォ
トダイオードで発生した光電流とがほぼ等しくなり、第
１のＰＮＰトランジスタのベース電流の変化分に対する
補償が高精度に行なわれる。
タ回路によると、前記第１請求項に記載のＰＮＰトラン
ジスタ回路において、第３のＰＮＰトランジスタのコレ
クタから第１のＰＮＰトランジスタのベース端子に流し
込まれる電流と、第１のＰＮＰトランジスタの寄生フォ
トダイオードで発生した光電流とがほぼ等しくなり、第
１のＰＮＰトランジスタのベース電流の変化分に対する
補償が高精度に行なわれる。
また、第４請求項に記載のＰＮＰトランジスタ回路よる
と、マルチコレクタ構造のＰＮＰトランジスタの寄生フ
ォトダイオードで発生した光電流に応じた電流が、マル
チコレクタ構造を利用して第２のコレクタの電流として
取り出され、第１のＰＮＰトランジスタのベース端子に
流し込まれる。
と、マルチコレクタ構造のＰＮＰトランジスタの寄生フ
ォトダイオードで発生した光電流に応じた電流が、マル
チコレクタ構造を利用して第２のコレクタの電流として
取り出され、第１のＰＮＰトランジスタのベース端子に
流し込まれる。
これにより、第１のＰＮＰトランジスタの寄生フオドダ
イオードで発生した光電流に起因するベース電流の変化
分が補償され、第１のＰＮＰ トランジスタの動作に対
する光の影響が低減される。
イオードで発生した光電流に起因するベース電流の変化
分が補償され、第１のＰＮＰ トランジスタの動作に対
する光の影響が低減される。
そして、第５及び第６請求項に記載のＰＮＰ トランジ
スタ回路によると、前記第４請求項に記載のＰＮＰトラ
ンジスタ回路において、マルチコレクタ構造のＰＮＰト
ランジスタの第２のコレクタから第１のＰＮＰトランジ
スタのベース端子に流し込まれる電流と、第１のＰＮＰ
トランジスタの寄生フォトダイオードで発生した光電流
とがほぼ等しくなり、第１のＰＮＰ トランジスタのベ
ース電流の変化分に対する補償が高精度に行なわれる。
スタ回路によると、前記第４請求項に記載のＰＮＰトラ
ンジスタ回路において、マルチコレクタ構造のＰＮＰト
ランジスタの第２のコレクタから第１のＰＮＰトランジ
スタのベース端子に流し込まれる電流と、第１のＰＮＰ
トランジスタの寄生フォトダイオードで発生した光電流
とがほぼ等しくなり、第１のＰＮＰ トランジスタのベ
ース電流の変化分に対する補償が高精度に行なわれる。
ヌ」１例」−
以下、本発明のＰＮＰ トランジスタ回路の一実施例（
以下「実施例１」という）について第１図及び第２図を
参照しつつ説明する。
以下「実施例１」という）について第１図及び第２図を
参照しつつ説明する。
第１図は本実施例の等価回路を示しており、第２図は本
実施例の集積回路断面構造を示している。
実施例の集積回路断面構造を示している。
第１図において、ＰＮＰトランジスタ回路はＰＮＰトラ
ンジスタ（Ｑｌ）を有しており、トランジスタ（Ｑｌ）
のエミッタ、コレクタ、及びベースの各端子（ＥＩＸＣ
Ｉ）（１３１）は周辺回路に接続されてＰＮＰトランジ
スタとしての機能を周辺回路に提供している。
ンジスタ（Ｑｌ）を有しており、トランジスタ（Ｑｌ）
のエミッタ、コレクタ、及びベースの各端子（ＥＩＸＣ
Ｉ）（１３１）は周辺回路に接続されてＰＮＰトランジ
スタとしての機能を周辺回路に提供している。
また、トランジスタ（Ｑｌ）のベース端子（Ｂ１）はト
ランジスタ（Ｑ３）のコレクタ端子にも結線されている
。
ランジスタ（Ｑ３）のコレクタ端子にも結線されている
。
他方、ＰＮＰトランジスタ（Ｑ２）及び（Ｑ３）はトラ
ンジスタ（Ｑｌ）の動作に対する光の影響を低減するた
めの回路を構成し、この回路は本実施例の特徴となる部
分である。すなわち、ＰＮＰトランジスタ（Ｑ２）及び
（Ｑ３）は、両トランジスタのベース端子とトランジス
タ（Ｑ２）のコレクタ端子を結線するとともに、トラン
ジスタ（Ｑ２）のエミッタ端子は抵抗（３２）を介して
電源（Ｖｃｃ）に、トランジスタ（Ｑ３）のエミッタ端
子は抵抗（３３）を介して電源（Ｖｃｃ）にそれぞれ接
続し、カレントミラー回路を構成している。そして、ト
ランジスタ（Ｑ３）のコレクタ端子を前述したようにト
ランジスタ（Ｑｌ）のベース端子（Ｂ１）に結線してい
る。ここで、第１図に示すように、接続点（ａ）はトラ
ンジスタ（Ｑ２）及び（Ｑ３）の両ベース端子とトラン
ジスタ（Ｑ２）のコレクタ端子のみを結線し１２〜 た接続点であって、他には結線されていない。
ンジスタ（Ｑｌ）の動作に対する光の影響を低減するた
めの回路を構成し、この回路は本実施例の特徴となる部
分である。すなわち、ＰＮＰトランジスタ（Ｑ２）及び
（Ｑ３）は、両トランジスタのベース端子とトランジス
タ（Ｑ２）のコレクタ端子を結線するとともに、トラン
ジスタ（Ｑ２）のエミッタ端子は抵抗（３２）を介して
電源（Ｖｃｃ）に、トランジスタ（Ｑ３）のエミッタ端
子は抵抗（３３）を介して電源（Ｖｃｃ）にそれぞれ接
続し、カレントミラー回路を構成している。そして、ト
ランジスタ（Ｑ３）のコレクタ端子を前述したようにト
ランジスタ（Ｑｌ）のベース端子（Ｂ１）に結線してい
る。ここで、第１図に示すように、接続点（ａ）はトラ
ンジスタ（Ｑ２）及び（Ｑ３）の両ベース端子とトラン
ジスタ（Ｑ２）のコレクタ端子のみを結線し１２〜 た接続点であって、他には結線されていない。
上記のＰＮＰトランジスタ回路をモノリシック集積回路
内で実現するために、第２図に示すように、Ｎ型エピタ
キシャル層（２２）がＰ型サブストレート層（２１）に
形成される。形成された各Ｎ型エピタキシャル層（２２
）はそれぞれトランジスタ（ＱＩＸＱ２）（Ｑ３）のベ
ースに対応するが、Ｎ型エピタキシャル層（２２）とＰ
型サブストレート層（２１）の間には寄生フォトダイオ
ード（４） （５）（６）が存在する。このため、第１
図の等価回路において、トランジスタ（Ｑｌ） （Ｑ２
） （Ｑ３）の各ベース端子と接地点間に逆バイアスさ
れた寄生フォトダイオード（４） （５） （６）がそ
れぞれ接続されることになる。したがって、集積回路チ
ップ（２０）内に光が侵入することにより、トランジス
タ（Ｑｌ）のベース端子（Ｂ１）に接続された寄生フォ
トダイオード（４）で光電流（ＩＰＤ４）が発生し、こ
の光電流（■ρＤ４）の発生によってベース電流（ＩＢ
’）が変化する。また、トランジスタ（Ｑ２） （Ｑ３
）についても同様に、ベース端子に接続された寄生フォ
トダイオード（５）（６）で光電流（ＩＰＤ６）（ＩＰ
Ｄ６）がそれぞれ発生する。
内で実現するために、第２図に示すように、Ｎ型エピタ
キシャル層（２２）がＰ型サブストレート層（２１）に
形成される。形成された各Ｎ型エピタキシャル層（２２
）はそれぞれトランジスタ（ＱＩＸＱ２）（Ｑ３）のベ
ースに対応するが、Ｎ型エピタキシャル層（２２）とＰ
型サブストレート層（２１）の間には寄生フォトダイオ
ード（４） （５）（６）が存在する。このため、第１
図の等価回路において、トランジスタ（Ｑｌ） （Ｑ２
） （Ｑ３）の各ベース端子と接地点間に逆バイアスさ
れた寄生フォトダイオード（４） （５） （６）がそ
れぞれ接続されることになる。したがって、集積回路チ
ップ（２０）内に光が侵入することにより、トランジス
タ（Ｑｌ）のベース端子（Ｂ１）に接続された寄生フォ
トダイオード（４）で光電流（ＩＰＤ４）が発生し、こ
の光電流（■ρＤ４）の発生によってベース電流（ＩＢ
’）が変化する。また、トランジスタ（Ｑ２） （Ｑ３
）についても同様に、ベース端子に接続された寄生フォ
トダイオード（５）（６）で光電流（ＩＰＤ６）（ＩＰ
Ｄ６）がそれぞれ発生する。
ところで、前述のように接続点（ａ）にはトランジスタ
（Ｑ２） （Ｑ３）の両ベース端子とトランジスタ（Ｑ
２）のコレクタ端子のみが結線されるので、トランジス
タ（Ｑ２） （Ｑ３）のベース電流をそれぞれ（Ｒ１１
２） （Ｒ１１３）とするとトランジスタ（Ｑ２）のコ
レクタ電流（ＩＣ２）は、ＩＣ２＝ ＩＰＤ６＋ ＩＰ
Ｄ６ Ｒ８２Ｉｓ３となる。また、トランジスタ（Ｑ
３）のコレクタ電流（Ｉｃ３）はカレントミラー効果に
より以下の条件式を満たす値となる。
（Ｑ２） （Ｑ３）の両ベース端子とトランジスタ（Ｑ
２）のコレクタ端子のみが結線されるので、トランジス
タ（Ｑ２） （Ｑ３）のベース電流をそれぞれ（Ｒ１１
２） （Ｒ１１３）とするとトランジスタ（Ｑ２）のコ
レクタ電流（ＩＣ２）は、ＩＣ２＝ ＩＰＤ６＋ ＩＰ
Ｄ６ Ｒ８２Ｉｓ３となる。また、トランジスタ（Ｑ
３）のコレクタ電流（Ｉｃ３）はカレントミラー効果に
より以下の条件式を満たす値となる。
（ｋＴ／ｑ）Ｉｎ（Ｉｃ２／Ｉｃ３）＃Ｒ３Ｉｃ３Ｒ２
ＩＣ２Ｉｃ３尋（（ｋＴ／ｑ）Ｉｎ（Ｉｃ２／Ｉｃ３）
＋ＲａＩｃ２）／Ｒ３＋＋■ただし、 ｋ ：ボルツマン定数 ｑ ：電子の電荷 Ｔ ：絶対温度 Ｒ２：抵抗（３２）の抵抗値 Ｒ３：抵抗（３３）の抵抗値 である。上式において、Ｔｍ２Ｏ３にとするとｋＴ／ｑ
＃０゜０２６Ｖであり、コレクタ電流（ＩＣ２）と（Ｉ
ｃ３）は大きくは違わないものとすると（例えば１１５
≦ＩＣ２／ＩＣ３≦５とすると）、 （ｋＴ／ｑ）Ｉｎ（Ｉｃ２／Ｉｃａ）ｌ ＜＜
Ｒ２ＩＣ２となるように抵抗値（Ｒ２）（Ｒ３）を設定
することは十分可能である。そこで、以下、この条件を
満足するするように抵抗値（Ｒ２）（Ｒ３）が選ばれて
いるものとする。このとき、 トランジスタ（Ｑ２）と
（Ｑ３）の電流増幅率は十分大きいものとすると、■式
よりＩｃ３＃ ＩＣ２Ｒ２／Ｒ３ 均（ＩＰＤ５＋ ＩＰＤ６）Ｒ２／Ｒ３“°°■となる
。そして、この電流（Ｉｃａ）はトランジスタ（Ｑｌ）
のベース端子（Ｂ１）に流し込まれる。よって、トラン
ジスタ（Ｑｌ）のベース電流を（ＩＢ’）、トランジス
タ（Ｑｌ）のベース端子（Ｂｌ）から周辺回路に流れる
電流を（Ｉａ）とすると、 Ｉａ’−Ｉ８＋ＩｐＤ４ＩＣ３・”■ となる。この式かられかるように、光の侵入によるトラ
ンジスタ（Ｑｌ）のベース電流（■ｅ’）の変化分（■
ρＤ４）を■式の電流（Ｉｃ３）によって補償し、トラ
ンジスタ（Ｑｌ）の動作に対する光の影響を低減するこ
とができる。特に、電流（ＩＣ３）が電流（ＩＰＤ４）
に等しくなるようにすればＩｅ””Ｉａとなり、光の侵
入による影響を解消することができる。そのためには、
以下のようにすればよい。
ＩＣ２Ｉｃ３尋（（ｋＴ／ｑ）Ｉｎ（Ｉｃ２／Ｉｃ３）
＋ＲａＩｃ２）／Ｒ３＋＋■ただし、 ｋ ：ボルツマン定数 ｑ ：電子の電荷 Ｔ ：絶対温度 Ｒ２：抵抗（３２）の抵抗値 Ｒ３：抵抗（３３）の抵抗値 である。上式において、Ｔｍ２Ｏ３にとするとｋＴ／ｑ
＃０゜０２６Ｖであり、コレクタ電流（ＩＣ２）と（Ｉ
ｃ３）は大きくは違わないものとすると（例えば１１５
≦ＩＣ２／ＩＣ３≦５とすると）、 （ｋＴ／ｑ）Ｉｎ（Ｉｃ２／Ｉｃａ）ｌ ＜＜
Ｒ２ＩＣ２となるように抵抗値（Ｒ２）（Ｒ３）を設定
することは十分可能である。そこで、以下、この条件を
満足するするように抵抗値（Ｒ２）（Ｒ３）が選ばれて
いるものとする。このとき、 トランジスタ（Ｑ２）と
（Ｑ３）の電流増幅率は十分大きいものとすると、■式
よりＩｃ３＃ ＩＣ２Ｒ２／Ｒ３ 均（ＩＰＤ５＋ ＩＰＤ６）Ｒ２／Ｒ３“°°■となる
。そして、この電流（Ｉｃａ）はトランジスタ（Ｑｌ）
のベース端子（Ｂ１）に流し込まれる。よって、トラン
ジスタ（Ｑｌ）のベース電流を（ＩＢ’）、トランジス
タ（Ｑｌ）のベース端子（Ｂｌ）から周辺回路に流れる
電流を（Ｉａ）とすると、 Ｉａ’−Ｉ８＋ＩｐＤ４ＩＣ３・”■ となる。この式かられかるように、光の侵入によるトラ
ンジスタ（Ｑｌ）のベース電流（■ｅ’）の変化分（■
ρＤ４）を■式の電流（Ｉｃ３）によって補償し、トラ
ンジスタ（Ｑｌ）の動作に対する光の影響を低減するこ
とができる。特に、電流（ＩＣ３）が電流（ＩＰＤ４）
に等しくなるようにすればＩｅ””Ｉａとなり、光の侵
入による影響を解消することができる。そのためには、
以下のようにすればよい。
一般にフォトダイオードで発生する光電流はそのフォト
ダイオードの接合部分の面積に比例するので、本実施例
の場合、同一の光に対して寄生フォトダイオード（４）
（５）（６）で発生する光電流は、第２図に示すＮ型エ
ピタキシャル層（２２）とＰ型サブストレート層（２１
）とのそれぞれの接合面積に比例する。したがって、寄
生フォトダイオード（４）の接合面積（トランジスタ（
Ｑｌ）のベース領域の面積）（Ｂ１）と、寄生フォトダ
イオード（５）の接合面積（トランジスタ（Ｑ２）のベ
ース領域の面積） （８２）及び寄生フォトダイオード
（６）の接合面積（トランジスタ（Ｑ３）のベース領域
の面積）（Ｂ３）との間で、条件式８式％ を満足するようにし、かつ、トランジスタ（Ｑｌ）（Ｑ
２）（Ｑ３）を近接して配置すればよい。このとき、Ｉ
Ｃ３＝ ＩＣ２Ｓｌ／（Ｓ２＋８３）ξ（Ｉｐｎｓ十Ｉ
ρＤ６）８１／（Ｓ２＋８３）ＰＤ４ となり、■式より １８”勾Ｉ８ ・・・■とな
る。ところで、■式よりＩｃ３／ＩＣ２＃ Ｒ２／Ｒ３
となることから、■式は近似的に次の条件式で置き換え
ることができる。
ダイオードの接合部分の面積に比例するので、本実施例
の場合、同一の光に対して寄生フォトダイオード（４）
（５）（６）で発生する光電流は、第２図に示すＮ型エ
ピタキシャル層（２２）とＰ型サブストレート層（２１
）とのそれぞれの接合面積に比例する。したがって、寄
生フォトダイオード（４）の接合面積（トランジスタ（
Ｑｌ）のベース領域の面積）（Ｂ１）と、寄生フォトダ
イオード（５）の接合面積（トランジスタ（Ｑ２）のベ
ース領域の面積） （８２）及び寄生フォトダイオード
（６）の接合面積（トランジスタ（Ｑ３）のベース領域
の面積）（Ｂ３）との間で、条件式８式％ を満足するようにし、かつ、トランジスタ（Ｑｌ）（Ｑ
２）（Ｑ３）を近接して配置すればよい。このとき、Ｉ
Ｃ３＝ ＩＣ２Ｓｌ／（Ｓ２＋８３）ξ（Ｉｐｎｓ十Ｉ
ρＤ６）８１／（Ｓ２＋８３）ＰＤ４ となり、■式より １８”勾Ｉ８ ・・・■とな
る。ところで、■式よりＩｃ３／ＩＣ２＃ Ｒ２／Ｒ３
となることから、■式は近似的に次の条件式で置き換え
ることができる。
Ｓ＋ ＝ （８２＋５３）Ｒ２／Ｒ３
よって、トランジスタ（Ｑｌ）のベース領域の面積（Ｓ
ｌ）に対して、この条件式を満足するようにトランジス
タ（Ｑ２）（Ｑ３）のベース領域の面積和Ｓ２＋８３及
び抵抗比Ｒ２／Ｒ３を設定すればよい。ただし、前述の
ようにコレクタ電流（ＩＣ２）と（Ｉｃ３）は大きくは
違わないものと仮定しているので、ＩＣ３／ＩＣ２輯Ｒ
２／Ｒ３となることから抵抗値（Ｒ２）と（Ｒ３）も大
きくは違わないように（例えば１１５≦Ｒ２／Ｒ３≦５
となるように）設定する必要がある。
ｌ）に対して、この条件式を満足するようにトランジス
タ（Ｑ２）（Ｑ３）のベース領域の面積和Ｓ２＋８３及
び抵抗比Ｒ２／Ｒ３を設定すればよい。ただし、前述の
ようにコレクタ電流（ＩＣ２）と（Ｉｃ３）は大きくは
違わないものと仮定しているので、ＩＣ３／ＩＣ２輯Ｒ
２／Ｒ３となることから抵抗値（Ｒ２）と（Ｒ３）も大
きくは違わないように（例えば１１５≦Ｒ２／Ｒ３≦５
となるように）設定する必要がある。
以上のように設定すると、０式より、トランジスタ（Ｑ
ｌ）のベース電流（ＩＢ”）は、光の侵入によって寄生
フォトダイオード（４）で発生する光電流（ＩＰＤ４）
の影響を受けず、トランジスタ（Ｑｌ）のベース端子（
Ｂ１）から周辺回路へ流れる電流（ＩＢ）にほぼ等しく
なる。その結果、トランジスタ（Ｑｌ）は光の侵入を受
けない状態とほぼ同じ状態で動作することになる。
ｌ）のベース電流（ＩＢ”）は、光の侵入によって寄生
フォトダイオード（４）で発生する光電流（ＩＰＤ４）
の影響を受けず、トランジスタ（Ｑｌ）のベース端子（
Ｂ１）から周辺回路へ流れる電流（ＩＢ）にほぼ等しく
なる。その結果、トランジスタ（Ｑｌ）は光の侵入を受
けない状態とほぼ同じ状態で動作することになる。
なお、カレントミラー回路は、ＰＮＰトランジスタ（Ｑ
２） （Ｑ３）の両エミッタ端子を直接、電源（Ｖｃｃ
）に接続したり、又は、抵抗値（Ｒ２）と（Ｒ３）を等
しくする等の構成により Ｉｃ２＝Ｉｃ３ として使用される場合が多く、この場合には■式％式％ 次に、本発明のＰＮＰ トランジスタ回路の他の実施例
（以下「実施例２」という）について第５図を参照しつ
つ説明する。
２） （Ｑ３）の両エミッタ端子を直接、電源（Ｖｃｃ
）に接続したり、又は、抵抗値（Ｒ２）と（Ｒ３）を等
しくする等の構成により Ｉｃ２＝Ｉｃ３ として使用される場合が多く、この場合には■式％式％ 次に、本発明のＰＮＰ トランジスタ回路の他の実施例
（以下「実施例２」という）について第５図を参照しつ
つ説明する。
第５図は本実施例の等価回路を示している。この図にお
いて、ＰＮＰトランジスタ回路はＰＮＰトランジスタ（
Ｑｌｌ）を有しており、このトランジスタ（Ｑｌｌ）の
エミッタ、コレクタ、及びベースの各端子（Ｅｌｌ）（
Ｃ１ｌ）（Ｂｌｌ）は周辺回路に接続されてＰＮＰトラ
ンジスタとしての機能を周辺回路に提供している。また
、トランジスタ（Ｑｌｌ）のベース端子（Ｂ１１）はト
ランジスタ（Ｃ１２）の第２のコレクタの端子（Ｃ１２
２）にも結線されている。他方、ＰＮＰトランジスタ（
Ｃ１２）は二つのコレクタ端子（Ｃ１２１）及び（Ｃ１
２２）を有するマルチコレクタ構造のＰＮＰトランジス
タであって、本実施例の特徴となる部分である。
いて、ＰＮＰトランジスタ回路はＰＮＰトランジスタ（
Ｑｌｌ）を有しており、このトランジスタ（Ｑｌｌ）の
エミッタ、コレクタ、及びベースの各端子（Ｅｌｌ）（
Ｃ１ｌ）（Ｂｌｌ）は周辺回路に接続されてＰＮＰトラ
ンジスタとしての機能を周辺回路に提供している。また
、トランジスタ（Ｑｌｌ）のベース端子（Ｂ１１）はト
ランジスタ（Ｃ１２）の第２のコレクタの端子（Ｃ１２
２）にも結線されている。他方、ＰＮＰトランジスタ（
Ｃ１２）は二つのコレクタ端子（Ｃ１２１）及び（Ｃ１
２２）を有するマルチコレクタ構造のＰＮＰトランジス
タであって、本実施例の特徴となる部分である。
すなわち、トランジスタ（Ｃ１２）は、コレクタ端子（
Ｃ１２１）とそのベース端子を結線するとともに、コレ
クタ端子（Ｃ１２２）とトランジスタ（Ｑｌｌ）のベー
ス端子（Ｂｌｌ）を結線し、そのエミッタ端子（Ｅ１２
）を抵抗（３５）を介して電源（Ｖｃｃ）に接続してお
り、トランジスタ（Ｑｌｌ）の動作に対する光の影響を
低減するように働く。ここで、第５図に示すように、接
続点（ｂ）はトランジスタ（Ｃ１２）のコレクタ端子（
ＣＩ２１）とベース端子のみを結線した接続点であり、
他には結線されていない。
Ｃ１２１）とそのベース端子を結線するとともに、コレ
クタ端子（Ｃ１２２）とトランジスタ（Ｑｌｌ）のベー
ス端子（Ｂｌｌ）を結線し、そのエミッタ端子（Ｅ１２
）を抵抗（３５）を介して電源（Ｖｃｃ）に接続してお
り、トランジスタ（Ｑｌｌ）の動作に対する光の影響を
低減するように働く。ここで、第５図に示すように、接
続点（ｂ）はトランジスタ（Ｃ１２）のコレクタ端子（
ＣＩ２１）とベース端子のみを結線した接続点であり、
他には結線されていない。
本実施例の場合もＰＮＰ トランジスタ回路はモノリシ
ック集積回路内で実現され、実施例１と同様の理由で、
トランジスタ（Ｑｌｌ）（Ｃ１２）の各ベース端子と接
地点間に逆バイアスされた寄生フォトダイオードＯａ）
（１４）がそれぞれ接続されることになる。そして、
集積回路チップ内に光が侵入することにより寄生フォト
ダイオード（１３）で光電流（Ｉｐ。
ック集積回路内で実現され、実施例１と同様の理由で、
トランジスタ（Ｑｌｌ）（Ｃ１２）の各ベース端子と接
地点間に逆バイアスされた寄生フォトダイオードＯａ）
（１４）がそれぞれ接続されることになる。そして、
集積回路チップ内に光が侵入することにより寄生フォト
ダイオード（１３）で光電流（Ｉｐ。
１３）が発生し、この光電流（ＩＰＤＩ３）の発生によ
ってトランジスタ（Ｑｌｌ）のベース電流（Ｉｎ＋＋’
）が変化する。また、寄生フォトダイオード（１４）に
も光電流（ＩＰＤＩ４）が発生する。
ってトランジスタ（Ｑｌｌ）のベース電流（Ｉｎ＋＋’
）が変化する。また、寄生フォトダイオード（１４）に
も光電流（ＩＰＤＩ４）が発生する。
本実施例では、前述のように接続点（ｂ）にはトランジ
スタ（Ｃ１２）のコレクタ端子（Ｃ１２１）とベース端
子のみが結線されるので、トランジスタ（Ｃ１２）のベ
ース電流を（ＩｎＩ３）とするとコレクタ端子（Ｃ１２
１）のコレクタ電流（ＩＣ＋２１）は、 ＩＣ＋２ｌ−ＩＰＤＩ４ ＩｎＩ３
”’■となる。ここで、トランジスタ（Ｃ１２）の電流
増幅率は十分大きいものとすると、ベース電流（ＩｎＩ
３）は電流（ＩＣ＋２１）に比べ無視できるので、マル
チコレク２〇− 夕構造により、コレクタ端子（ＣＩ２２）のコレクタ電
流（ＩＣ＋２２）は光電流（ＩＰ＋１１４）に応じた電
流となる。
スタ（Ｃ１２）のコレクタ端子（Ｃ１２１）とベース端
子のみが結線されるので、トランジスタ（Ｃ１２）のベ
ース電流を（ＩｎＩ３）とするとコレクタ端子（Ｃ１２
１）のコレクタ電流（ＩＣ＋２１）は、 ＩＣ＋２ｌ−ＩＰＤＩ４ ＩｎＩ３
”’■となる。ここで、トランジスタ（Ｃ１２）の電流
増幅率は十分大きいものとすると、ベース電流（ＩｎＩ
３）は電流（ＩＣ＋２１）に比べ無視できるので、マル
チコレク２〇− 夕構造により、コレクタ端子（ＣＩ２２）のコレクタ電
流（ＩＣ＋２２）は光電流（ＩＰ＋１１４）に応じた電
流となる。
そして、この電流（ＩＣ＋２２）をトランジスタ（Ｑｌ
ｌ）のベース端子（Ｂｌｌ）に流し込むことにより、光
の侵入によるトランジスタ（Ｑｌｌ）のベース電流の変
化分（ＩＰＤＩ３）を補償し、トランジスタ（Ｑｌｌ）
の動作に対する光の影響を低減することができる。
ｌ）のベース端子（Ｂｌｌ）に流し込むことにより、光
の侵入によるトランジスタ（Ｑｌｌ）のベース電流の変
化分（ＩＰＤＩ３）を補償し、トランジスタ（Ｑｌｌ）
の動作に対する光の影響を低減することができる。
ところで、一般にマルチコレクタ構造のトランジスタの
各コレクタ電流は対応するコレクタ周囲長の比に応じた
値となるので、 ＩＣ＋２２＝ ＩＣ＋２１ＳＣ２／ＳＣＩ牛■ρＤＩ４
ＳＣ２／８Ｃ１°°°■ となる。ただし、 Ｓｃ＋ ：コレクタ端子（Ｃ１２１）に対応するコレ
クタの周囲長 ＳＣ２ニコレクタ端子（Ｃ１２２）に対応するコレクタ
の周囲長 である。したがって、トランジスタ（Ｑｌｌ）のベース
領域の面積（Ｓ４）とトランジスタ（Ｃ１２）のベース
領域の面積（Ｓｏｌ ）との間で、条件式 ８式％ を満足するようにし、かつ、トランジスタ（Ｑｌｌ）（
Ｃ１２）を近接して配置すれば、同一の光に対しては光
電流（ＩＰＤＩ３）（ＩｐＤ１４）がそれぞれベース領
域の面積（８４）（８Ｂ）に比例すること及び０式より
ＩＣ＋２２片ＩＰＤＩ３ となる。このとき、トランジスタ（Ｑｌ）のベース電流
（Ｉｅ＋＋’）は、光の侵入によって寄生フォトダイオ
ード（４）で発生する光電流（ＩＰＤＩ３）の影響を受
けず、トランジスタ（Ｑｌｌ）のベース端子（Ｂｌｌ）
から周辺回路へ流れる電流（Ｉｅ＋＋）にほぼ等しくな
る。その結果、トランジスタ（Ｑｌｌ）は光の侵入を受
けない状態とほぼ同じ状態で動作することになる。
各コレクタ電流は対応するコレクタ周囲長の比に応じた
値となるので、 ＩＣ＋２２＝ ＩＣ＋２１ＳＣ２／ＳＣＩ牛■ρＤＩ４
ＳＣ２／８Ｃ１°°°■ となる。ただし、 Ｓｃ＋ ：コレクタ端子（Ｃ１２１）に対応するコレ
クタの周囲長 ＳＣ２ニコレクタ端子（Ｃ１２２）に対応するコレクタ
の周囲長 である。したがって、トランジスタ（Ｑｌｌ）のベース
領域の面積（Ｓ４）とトランジスタ（Ｃ１２）のベース
領域の面積（Ｓｏｌ ）との間で、条件式 ８式％ を満足するようにし、かつ、トランジスタ（Ｑｌｌ）（
Ｃ１２）を近接して配置すれば、同一の光に対しては光
電流（ＩＰＤＩ３）（ＩｐＤ１４）がそれぞれベース領
域の面積（８４）（８Ｂ）に比例すること及び０式より
ＩＣ＋２２片ＩＰＤＩ３ となる。このとき、トランジスタ（Ｑｌ）のベース電流
（Ｉｅ＋＋’）は、光の侵入によって寄生フォトダイオ
ード（４）で発生する光電流（ＩＰＤＩ３）の影響を受
けず、トランジスタ（Ｑｌｌ）のベース端子（Ｂｌｌ）
から周辺回路へ流れる電流（Ｉｅ＋＋）にほぼ等しくな
る。その結果、トランジスタ（Ｑｌｌ）は光の侵入を受
けない状態とほぼ同じ状態で動作することになる。
なお、マルチコレクタ構造のトランジスタ（Ｃ１２）の
二つのコレクタの周囲長（ＳＣＩ）（ＳＣ２）が等しい
場合には、トランジスタ（Ｑｌｌ）のベース領域の面積
（Ｓ、ｌ）と、トランジスタ（Ｃ１２）のベース領域の
面積（ＳＢ）とが等しくなるように構成すれば同様の効
果が得られる。
二つのコレクタの周囲長（ＳＣＩ）（ＳＣ２）が等しい
場合には、トランジスタ（Ｑｌｌ）のベース領域の面積
（Ｓ、ｌ）と、トランジスタ（Ｃ１２）のベース領域の
面積（ＳＢ）とが等しくなるように構成すれば同様の効
果が得られる。
光泗Ｊ弓１１
以上説明した通り、第１又は第４請求項に記載のＰＮＰ
トランジスタ回路によれば、外部から侵入してくる光
によるＰＮＰトランジスタの動作への影響を低減するこ
とができる。そして、第２゜第３．第５．又は第６請求
項に記載のＰＮＰトランジスタ回路によれば、寄生フォ
トダイオードで発生した光電流に起因するベース電流の
変化分を高精度に補償することができるため、光が完全
に遮断された状態とほぼ同じ状態でＰＮＰトランジスタ
を動作させることができる。
トランジスタ回路によれば、外部から侵入してくる光
によるＰＮＰトランジスタの動作への影響を低減するこ
とができる。そして、第２゜第３．第５．又は第６請求
項に記載のＰＮＰトランジスタ回路によれば、寄生フォ
トダイオードで発生した光電流に起因するベース電流の
変化分を高精度に補償することができるため、光が完全
に遮断された状態とほぼ同じ状態でＰＮＰトランジスタ
を動作させることができる。
したがって、本発明のＰＮＰ トランジスタ回路は、外
部から侵入してくる光を遮断することができない素子の
内部で微小電流を扱っている回路や、寄生フォトダイオ
ードによる光電流の影響が無視できない素子に対して極
めて有効である。
部から侵入してくる光を遮断することができない素子の
内部で微小電流を扱っている回路や、寄生フォトダイオ
ードによる光電流の影響が無視できない素子に対して極
めて有効である。
第１図は本発明のＰＮＰ トランジスタ回路の一実施例
の等価回路を示す図であり、第２図は前記実施例の集積
回路断面構造を示す図である。第３図は従来のＰＮＰ
トランジスタの等価回路を示す図であり、第４図は従来
のＰＮＰトランジスタの集積回路断面構造を示す図であ
る。第５図は本発明のＰＮＰトランジスタ回路の他の実
施例の等価回路を示す図である。 （４） （５） （６） （１３） （１４）・・・寄
生フォトダイオード。 （Ｑｌ）・・・第１のＰＮＰ トランジスタ（実施例１
）。 （Ｑ２）・・・第２のＰＮＰトランジスタ（実施例１）
。 （Ｑ３）・・・第３のＰＮＰトランジスタ（実施例１）
。 （Ｑｌｌ）・・・第１のＰＮＰトランジスタ（実施例２
）。 （Ｑｌ２）・・・マルチコレゲタ構造のＰＮＰ トラン
ジスタ（実施例２）。 （Ｃ１２１）・・・第１のコレクタの端子。 （ＣＩ２２）・・・第２のコレクタの端子。 （ａ） ・・・カレントミラー回路内の接続点。 （ｂ） ・・・マルチコレクタ構造のＰＮＰトランジ
スタ回路内の接続点。
の等価回路を示す図であり、第２図は前記実施例の集積
回路断面構造を示す図である。第３図は従来のＰＮＰ
トランジスタの等価回路を示す図であり、第４図は従来
のＰＮＰトランジスタの集積回路断面構造を示す図であ
る。第５図は本発明のＰＮＰトランジスタ回路の他の実
施例の等価回路を示す図である。 （４） （５） （６） （１３） （１４）・・・寄
生フォトダイオード。 （Ｑｌ）・・・第１のＰＮＰ トランジスタ（実施例１
）。 （Ｑ２）・・・第２のＰＮＰトランジスタ（実施例１）
。 （Ｑ３）・・・第３のＰＮＰトランジスタ（実施例１）
。 （Ｑｌｌ）・・・第１のＰＮＰトランジスタ（実施例２
）。 （Ｑｌ２）・・・マルチコレゲタ構造のＰＮＰ トラン
ジスタ（実施例２）。 （Ｃ１２１）・・・第１のコレクタの端子。 （ＣＩ２２）・・・第２のコレクタの端子。 （ａ） ・・・カレントミラー回路内の接続点。 （ｂ） ・・・マルチコレクタ構造のＰＮＰトランジ
スタ回路内の接続点。
Claims (6)
- （１）モノリシック集積回路内に形成され第１のＰＮＰ
トランジスタを有するＰＮＰトランジスタ回路において
、 第２及び第３のＰＮＰトランジスタを用いて構成され、
前記第２及び第３のＰＮＰトランジスタの両ベース端子
と前記第２のＰＮＰトランジスタのコレクタ端子のみを
結線した接続点を有し、前記第３のＰＮＰトランジスタ
のコレクタ端子を前記第１のＰＮＰトランジスタのベー
ス端子に結線したカレントミラー回路を設けたことを特
徴とするＰＮＰトランジスタ回路。 - （２）次の条件式を満足することを特徴とする第１請求
項に記載のＰＮＰトランジスタ回路；Ｓ＿１＝（Ｓ＿２
＋Ｓ＿３）Ｉ＿Ｃ＿３／Ｉ＿Ｃ＿２ここで、 Ｓ＿１：前記第１のＰＮＰトランジスタ のベース領域の面積 Ｓ＿２：前記第２のＰＮＰトランジスタ のベース領域の面積 Ｓ＿３：前記第３のＰＮＰトランジスタ のベース領域の面積 Ｉ＿Ｃ＿２：前記第２のＰＮＰトランジスタのコレクタ
電流 Ｉ＿Ｃ＿３：前記第３のＰＮＰトランジスタのコレクタ
電流 である。 - （３）条件式 Ｉ＿Ｃ＿２：Ｉ＿Ｃ＿３ を満足することを特徴とする第２請求項に記載のＰＮＰ
トランジスタ回路。 - （４）モノリシック集積回路内に形成され第１のＰＮＰ
トランジスタを有するＰＮＰトランジスタ回路において
、 第１及び第２のコレクタを備え、前記第１のコレクタの
端子とベース端子のみを結線した接続点を有し、前記第
２のコレクタの端子を前記第１のＰＮＰトランジスタの
ベース端子に結線したマルチコレクタ構造のＰＮＰトラ
ンジスタを設けたことを特徴とするＰＮＰトランジスタ
回路。 - （５）次の条件式を満足することを特徴とする第４請求
項に記載のＰＮＰトランジスタ回路；Ｓ＿４＝Ｓ＿ＢＳ
＿Ｃ＿２／Ｓ＿Ｃ＿１ ここで、 Ｓ＿４：前記第１のＰＮＰトランジスタ のベース領域の面積 Ｓ＿Ｂ：前記マルチコレクタ構造のＰＮＰ トランジスタのベース領域の面積 Ｓ＿Ｃ＿１：前記第１のコレクタの周囲長 Ｓ＿Ｃ＿２：前記第２のコレクタの周囲長 である。 - （６）条件式 Ｓ＿Ｃ＿１＝Ｓ＿Ｃ＿２ を満足することを特徴とする第５請求項に記載のＰＮＰ
トランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060628A JP2634679B2 (ja) | 1990-03-12 | 1990-03-12 | Ｐｎｐトランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060628A JP2634679B2 (ja) | 1990-03-12 | 1990-03-12 | Ｐｎｐトランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03262153A true JPH03262153A (ja) | 1991-11-21 |
| JP2634679B2 JP2634679B2 (ja) | 1997-07-30 |
Family
ID=13147758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2060628A Expired - Fee Related JP2634679B2 (ja) | 1990-03-12 | 1990-03-12 | Ｐｎｐトランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634679B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0938229A2 (en) | 1998-02-20 | 1999-08-25 | Canon Kabushiki Kaisha | Photoelectric conversion element driven by a current mirror circuit |
| US6812546B2 (en) | 2002-07-10 | 2004-11-02 | Sharp Kabushiki Kaisha | Current mirror circuit and optical signal circuit using same |
| US7061303B2 (en) | 2002-12-27 | 2006-06-13 | Sharp Kabushiki Kaisha | Photoelectric leak current compensating circuit and optical signal circuit using same |
| US7299022B2 (en) | 2003-07-04 | 2007-11-20 | Sharp Kabushiki Kaisha | Carrier detecting circuit and infrared communication device using same |
| JP2023523252A (ja) * | 2020-04-29 | 2023-06-02 | アーエムエス インターナショナル アーゲー | パワーオンリセット回路およびそれを備えた集積回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124861A (ja) * | 1983-12-05 | 1985-07-03 | バア−−ブラウン コ−ポレ−シヨン | Ｐｎ接合絶縁集積回路 |
| JPH01123456A (ja) * | 1987-11-06 | 1989-05-16 | Matsushita Electron Corp | カレントミラーｐｎｐトランジスタ |
-
1990
- 1990-03-12 JP JP2060628A patent/JP2634679B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124861A (ja) * | 1983-12-05 | 1985-07-03 | バア−−ブラウン コ−ポレ−シヨン | Ｐｎ接合絶縁集積回路 |
| JPH01123456A (ja) * | 1987-11-06 | 1989-05-16 | Matsushita Electron Corp | カレントミラーｐｎｐトランジスタ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0938229A2 (en) | 1998-02-20 | 1999-08-25 | Canon Kabushiki Kaisha | Photoelectric conversion element driven by a current mirror circuit |
| US6812546B2 (en) | 2002-07-10 | 2004-11-02 | Sharp Kabushiki Kaisha | Current mirror circuit and optical signal circuit using same |
| US7061303B2 (en) | 2002-12-27 | 2006-06-13 | Sharp Kabushiki Kaisha | Photoelectric leak current compensating circuit and optical signal circuit using same |
| US7299022B2 (en) | 2003-07-04 | 2007-11-20 | Sharp Kabushiki Kaisha | Carrier detecting circuit and infrared communication device using same |
| JP2023523252A (ja) * | 2020-04-29 | 2023-06-02 | アーエムエス インターナショナル アーゲー | パワーオンリセット回路およびそれを備えた集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2634679B2 (ja) | 1997-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4472874B2 (ja) | 検出回路 | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| CA1061863A (en) | Rectifying circuit | |
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| JPH09229778A (ja) | Ｉｃ化温度センサ | |
| JPH03262153A (ja) | Ｐｎｐトランジスタ回路 | |
| JPH08181348A (ja) | 光電変換装置 | |
| JPH02110717A (ja) | トランジスタのベース電流補償回路 | |
| JPH0330303B2 (ja) | ||
| US5130529A (en) | Semiconductor optical position sensing device | |
| JPH0865074A (ja) | 電流電圧変換回路、電流圧縮伸張回路、自動露出制御システム及びセンサ内蔵自動露出制御システム | |
| JP5199942B2 (ja) | 電流電圧変換回路 | |
| JP2906387B2 (ja) | Ｐｎｐトランジスタ回路 | |
| JPH0949762A (ja) | 光量電圧変換回路 | |
| JPH03109808A (ja) | 大きな電流比を有する電流ミラー回路 | |
| JPS5855455Y2 (ja) | 定電流回路 | |
| JP2707147B2 (ja) | 半導体装置 | |
| JP2679402B2 (ja) | オフセット補償回路およびそれを用いた増幅器 | |
| JPH0569457B2 (ja) | ||
| JPS6322686B2 (ja) | ||
| JPS6233365Y2 (ja) | ||
| JPH01292906A (ja) | 電流検出回路 | |
| JPH0138979Y2 (ja) | ||
| JP3024026B2 (ja) | バンドギャップ型定電圧発生回路 | |
| JPH0677783A (ja) | ヒステリシスアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |