JPS6233365Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はコンパレータ、オペアンプと呼ばれる
演算増幅器等の集積化されたICに用いられる定
電流源で、特に入力電流を小さくする場合の微小
電流回路に関する。

従来ICにおいて、該IC内に設けた微小電流回
路は第１図に示す如く、出力トランジスタ１のコ
レクタに負荷２を接続し、そのベース側に抵抗
３，４及びダイオード５，６を接続し、そのエミ
ツタ側に抵抗４を接続してあるので、該ダイオー
ド５，６の各々の両端電圧Ｖ_BE1及びＶ_BE2との間
に次式が成立する。

Ｖ_BE2＝Ｖ_BE1−I′₁R …(1) 又出力トランジスタ(1)のベース・エミツタ間立
上り電圧をＶ_BE、ベース電位をＶ_Bとすると次式
が成立する。

Ｖ_B＝Ｖ_BE2＝Ｖ_BE＋I₃R₃ …(2) ここでトランジスタ(1)のベース電流I′₂はダイ
オード(6)に流れる電流に比較して充分小さいの
で、I′₂＝０、I′₁＝I₂と考えても差支えない。

又前記ダイオード５，６のアノード・カソード
間電圧Ｖ_BE1，Ｖ_BE2及びトランジスタ(1)のベー
ス・エミツタ間電圧Ｖ_BEの間には式(1)及び(2)より
次式の関係が成立する。

Ｖ_BE2＝Ｖ_BE1−I₂・Ｒ …(3) Ｖ_BE＝Ｖ_BE2−I₃・R₃ ＝Ｖ_BE1−I₂・Ｒ−I₃・R₃ …(4) 従つて(3)，(4)より Ｖ_BE1＞Ｖ_BE2＞Ｖ_BE …(5) が成立する。

ところで前記ダイオード５，６及びトランジス
タ(1)が集積回路上に同一の形状で作られている場
合、各々の立上り電圧と電流の関係は同じ特性に
なり、 が成立する。

上式(6)においてIsは飽和電流、ｑは電子の電
荷、ｋはボルツマン定数、Ｔは絶対温度を表わ
し、式(5)及び(6)の関係から I₁＞I₂＞I₃ …(7) が成立し、負荷(2)に流れる電流を微小な値に設
定していた。

ところがこの様な微小な電流を得るためには、
第１図の回路をIC化する場合、第２図に示すよ
うにチツプ構成上、前記出力トランジスタ１、抵
抗４，４′及びダイオード５，６の部分がチツプ
上形成されるため、大きなチツプ面積を占めるこ
とになる。

そこで本考案は、前記欠点を除去した新規な微
小電流回路を提供するもので、以下図面に従つて
説明する。

第３図は本考案の微小電流回路の一実施例、第
４図は同回路のチツプ断面図、第５図は第３図の
等価回路図を示す。

次に第３図について説明すると、７はバイアス
抵抗、８はバイアス用トランジスタ、９，１０は
エミツタ抵抗を示し、第５図においては、次の関
係が成立する。

Ｖ_BE2＝Ｖ_BE1−（I₁₂＋I₁₃）R₁₂ …(8) Ｖ_BE＝Ｖ_BE2−I₁₃R₁₃ ＝Ｖ_BE1−（I₁₂＋I₁₃）R₁₂−I₁₃R₁₃ …(9) 従つて Ｖ_BE1＞Ｖ_BE2＞Ｖ_BE …(10) が成立する。

ここでトランジスタ１及び８が同一のIC上で
同じエミツタ面積で構成すれば、各々のトランジ
スタの立上り電圧とエミツタ電流の関係は同じ特
性になり、次式が成立する。

上式(10)，(11)より I₁₁＞I₁₂＞I₁₃ …(12) となり、又トランジスタ１のエミツタ電流とコ
レクタ電流は、ほぼ等しいので、I₁₃＝I₀となり、
従つて式(12)より I₁₁＞I₁₂＞I₀ …(12) が成立する。

前記第３図の回路をIC化すると第４図に示す
チツプ断面図から明らかな様に、バイアストラン
ジスタ８がマルチエミツタトランジスタにて構成
してあり、これに伴い該バイアストランジスタ
８、抵抗９，１０及び出力トランジスタ１の部分
より成り、ICのチツプ上素子数が減少するだけ
でなく、占有面積も減少させることができる。

前述の第３図の実施例を設計する際、出力トラ
ンジスタ１のベース・エミツタ立上り電圧Ｖ_BEと
コレクタ電流I₀の間には次の関係が成立する。

Ｖ_BE＝ｋＴ／ｑln（I₀／Is） …（13） ここで、ｋはボルツマン定数、Ｔは絶対温度
（〓）、ｑは電子の電荷、Isは飽和電流を示す。い
ま前記バイアストランジスタ８及び出力トランジ
スタ１が同一ペレツト上にあり、実効ベース・エ
ミツタ面積が同一であるとすると、 Ｖ_BE2＝Ｖ_BE＋I₁₃R₁₃ …（14） が成立する。

前記(8)，（13），（14）式より次式が成立する。

R₁₂＝１／Ｉ_１２＋Ｉ_１３・ｋＴ／ｑln（I₁₁／I₁₂）
…（15） R₁₃＝１／Ｉ_１３・ｋＴ／ｑln（I₁₂／I₁₃） …（16） 従つて前記抵抗９，１０の値R₁₂及びR₁₃は式
（15）及び（16）より各々、電流I₁₁及びI₁₂及びI₁₃
を定めることによつて求められる。

以上の様に本考案によれば、従来の微小電流回
路の機能を保持し、集積化の際従来に比し素子数
の減少及びチツプ面積の縮少が図れ、コンパレー
タ及び演算増幅器等ICに必要な定電流源用の微
小電流回路として本考案は極めて有用である。

尚、一実施例として出力電流I₀（I₁₃にほぼ等し
い）を数μＡとすると、I₁₁を数100μＡ、I₁₂を数
10μＡに設定したとき、R₁₂及びR₁₃は10KΩオー
ダーの値となる。

【図面の簡単な説明】

第１図及び第２図は各々従来の微小電流回路及
びチツプ断面図、第３及び第４図は各々本考案の
同回路及びチツプ断面図、第５図は第３図の等価
回路を示す。 主な図番の説明、１……出力トランジスタ、２
……負荷、７……バイアス抵抗、８……バイアス
用トランジスタ、９，１０……エミツタ抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. コレクタが負荷に接続された出力トランジスタ
   と、該出力トランジスタのエミツタとアースとの
   間に直列接続された第１及び第２抵抗と、ベース
   及びコレクタが前記出力トランジスタのベースに
   共通接続されるとともに抵抗を介して電源に接続
   され、第１エミツタがアースに、第２エミツタが
   前記第１及び第２抵抗の接続中点にそれぞれ接続
   されたマルチエミツタトランジスタとを備え、前
   記負荷に微小電流を供給することを特徴とした微
   小電流回路。