JPH03263149A - メモリの誤り書き込み防止回路 - Google Patents
メモリの誤り書き込み防止回路Info
- Publication number
- JPH03263149A JPH03263149A JP2062967A JP6296790A JPH03263149A JP H03263149 A JPH03263149 A JP H03263149A JP 2062967 A JP2062967 A JP 2062967A JP 6296790 A JP6296790 A JP 6296790A JP H03263149 A JPH03263149 A JP H03263149A
- Authority
- JP
- Japan
- Prior art keywords
- write
- power supply
- supply voltage
- terminal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリの誤り書き込み防止回路に関し、特に電
気的消去形ＦＲＯＭであるＥ２ ＰＲＯＭ等の電源変動
による書き込み動作の障害を防止するメモリの誤り書き
込み防止回路に関する。
気的消去形ＦＲＯＭであるＥ２ ＰＲＯＭ等の電源変動
による書き込み動作の障害を防止するメモリの誤り書き
込み防止回路に関する。
従来、この種のメモリの誤り書き込み防止回路は、Ｅ２
ＦＲＯＭへの書き込み制御信号をＩ１０ポートよりイ
ンヒビット端子に入力し、書き込みの禁止を行っていた
。
ＦＲＯＭへの書き込み制御信号をＩ１０ポートよりイ
ンヒビット端子に入力し、書き込みの禁止を行っていた
。
上述した従来のメモリの誤り書き込み防止回路は、Ｅ２
ＰＲＯＭのインヒビット端子に入力される書き込み制
御信号がＩ１０ポートから入力されているので、電源電
圧が一時的に降下した場合に、Ｅ２ ＦＲＯＭの動作が
不安定になり、メモリへの書き込み誤動作を起こす可能
性がある。また、活線の挿し込みや抜いた場合にもイン
ヒビット端子を制御できないために同様に書き込み誤動
作の可能性があるという欠点がある。
ＰＲＯＭのインヒビット端子に入力される書き込み制
御信号がＩ１０ポートから入力されているので、電源電
圧が一時的に降下した場合に、Ｅ２ ＦＲＯＭの動作が
不安定になり、メモリへの書き込み誤動作を起こす可能
性がある。また、活線の挿し込みや抜いた場合にもイン
ヒビット端子を制御できないために同様に書き込み誤動
作の可能性があるという欠点がある。
本発明のメモリの誤り書き込み防止回路は、電源電圧が
一定電圧以上の場合と一定電圧以下の場合とでそれぞれ
第１又は第２の制御信号を出力する電源電圧監視回路と
、前記第１又は第２の制御信号により第１又は第２の地
気信号をそれぞれ出力するリレーと、制御端子に入力さ
れる前記第１の地気信号を受けた状態で、外部から入力
される書き込み制御信号を出力し、前記第２の地気信号
を受けた状態で前記書き込み制御信号の出力を接地する
スリーステートバッファとを有し、前記書き込み制御信
号のメモリのインヒビット端子への供給を制御している
。
一定電圧以上の場合と一定電圧以下の場合とでそれぞれ
第１又は第２の制御信号を出力する電源電圧監視回路と
、前記第１又は第２の制御信号により第１又は第２の地
気信号をそれぞれ出力するリレーと、制御端子に入力さ
れる前記第１の地気信号を受けた状態で、外部から入力
される書き込み制御信号を出力し、前記第２の地気信号
を受けた状態で前記書き込み制御信号の出力を接地する
スリーステートバッファとを有し、前記書き込み制御信
号のメモリのインヒビット端子への供給を制御している
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。第１図にお
いて、スリーステートバッファ３は入力端子１よりＥ２
ＰＲＯＭ９への書き込み制御信号が入力され、また、
制御端子２に後述する制御信号が入力される。一方電源
電圧監視回路４は電源電圧が一定電圧以上の時には、リ
レー７を制御して地気を出力端子５から制御端子２に制
御信号として出力してスリーステートバッファ３を導通
状態にする。一方、電源電圧が一定電圧以下の時にはリ
レー７により地気を出力端子６へ出力してスリーステー
トバッファ３の出力を接地状態にする。
いて、スリーステートバッファ３は入力端子１よりＥ２
ＰＲＯＭ９への書き込み制御信号が入力され、また、
制御端子２に後述する制御信号が入力される。一方電源
電圧監視回路４は電源電圧が一定電圧以上の時には、リ
レー７を制御して地気を出力端子５から制御端子２に制
御信号として出力してスリーステートバッファ３を導通
状態にする。一方、電源電圧が一定電圧以下の時にはリ
レー７により地気を出力端子６へ出力してスリーステー
トバッファ３の出力を接地状態にする。
したがって電源電圧が一定電圧以上の時にはＥ２ＰＲＯ
Ｍ９のライトインヒビット端子８へ書き込み制御信号を
入力し、一定電圧以下の時にはライトインヒビット端子
８も接地されて書き込み禁止状態となる。
Ｍ９のライトインヒビット端子８へ書き込み制御信号を
入力し、一定電圧以下の時にはライトインヒビット端子
８も接地されて書き込み禁止状態となる。
以上説明したように本発明は電源電圧の監視回路と、こ
の監視回路の制御により動作する、リレーとを有するこ
とにより、スリーステートバッファを動作させたり、こ
の出力を接地したりして、電圧降下によってＥ２ ＰＲ
ＯＭへの動作が不安定になった場合においてＥ２ ＰＲ
ＯＭの書き込みが禁止されてメモリ障害による誤動作を
防止できる。
の監視回路の制御により動作する、リレーとを有するこ
とにより、スリーステートバッファを動作させたり、こ
の出力を接地したりして、電圧降下によってＥ２ ＰＲ
ＯＭへの動作が不安定になった場合においてＥ２ ＰＲ
ＯＭの書き込みが禁止されてメモリ障害による誤動作を
防止できる。
また、活線の挿入や抜きとりの場合にもＥ２ ＦＲＯＭ
のインヒビット端子は地気に固定されているので、誤り
書き込みの防止ができる効果もある。
のインヒビット端子は地気に固定されているので、誤り
書き込みの防止ができる効果もある。
第１図は本発明の一実施例の回路図である。
１・・・入力端子、２・・・制御端子、３・・・スリー
ステートバッファ、４・・・電源電圧監視回路、５，６
・・・出力端子、７・・・リレー、８・・・ライトイン
ヒビット端子、９−Ｅ” ＦＲＯＭ。
ステートバッファ、４・・・電源電圧監視回路、５，６
・・・出力端子、７・・・リレー、８・・・ライトイン
ヒビット端子、９−Ｅ” ＦＲＯＭ。
Claims (1)
- 電源電圧が一定電圧以上の場合と一定電圧以下の場合と
でそれぞれ第１又は第２の制御信号を出力する電源電圧
監視回路と、前記第１又は第２の制御信号により第１又
は第２の地気信号をそれぞれ出力するリレーと、制御端
子に入力される前記第１の地気信号を受けた状態で、外
部から入力される書き込み制御信号を出力し、前記第２
の地気信号を受けた状態で前記書き込み制御信号の出力
を接地するスリーステートバッファとを有し、前記書き
込み制御信号のメモリのインヒビット端子への供給を制
御することを特徴とするメモリの誤り書き込み防止回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062967A JPH03263149A (ja) | 1990-03-13 | 1990-03-13 | メモリの誤り書き込み防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062967A JPH03263149A (ja) | 1990-03-13 | 1990-03-13 | メモリの誤り書き込み防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03263149A true JPH03263149A (ja) | 1991-11-22 |
Family
ID=13215618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2062967A Pending JPH03263149A (ja) | 1990-03-13 | 1990-03-13 | メモリの誤り書き込み防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03263149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008140018A (ja) * | 2006-11-30 | 2008-06-19 | Denso Corp | 電子制御装置 |
-
1990
- 1990-03-13 JP JP2062967A patent/JPH03263149A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008140018A (ja) * | 2006-11-30 | 2008-06-19 | Denso Corp | 電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3015388B2 (ja) | 電源用モノリシック集積回路 | |
| JPH03263149A (ja) | メモリの誤り書き込み防止回路 | |
| US11394193B2 (en) | Power supply system, power supply system control method, and circuit board | |
| JPS58130490A (ja) | 不揮発性ランダム・アクセス・メモリのストア制御回路 | |
| JPS58155433A (ja) | 個別入出力ユニツトの接続方式 | |
| JPH04116783A (ja) | Ｉｃカードの電源回路装置及びｉｃカード | |
| JPH02259853A (ja) | メモリーカードの入力保護方法 | |
| KR100566376B1 (ko) | 차량용 음영상 시스템 | |
| KR960009051Y1 (ko) | 입력단 인터페이스회로 | |
| JPH01113837A (ja) | データ処理装置 | |
| JP2824597B2 (ja) | 燃焼器の安全装置 | |
| JPS629984B2 (ja) | ||
| CN117762363A (zh) | 减少ESD或Power干扰影响控制暂存器的方法 | |
| JPS61196723A (ja) | キヤパシタバンクの保護装置 | |
| JPH06105863B2 (ja) | 信号発生器用減衰装置 | |
| JPH04335489A (ja) | ｉＣカードリーダライタ | |
| JPS6125226A (ja) | 半導体式タツプ切換装置 | |
| JPH03259315A (ja) | Ｐｃｂ活性挿抜時の誤動作防止方法 | |
| JPS59201126A (ja) | 共通バス制御方式 | |
| JPH03262397A (ja) | 制御信号発生回路 | |
| JPS6225301A (ja) | シ−ケンス制御装置 | |
| JPS60261330A (ja) | 電子回路ユニツト給電方式 | |
| JPH04362756A (ja) | メモリバックアップ方式 | |
| KR19980068608A (ko) | 쇼트 전류 방지회로 | |
| JPH047766A (ja) | 障害ルートの解除方式 |