JPH03263352A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ Ｕ溝分離帯の構造とその形成方法に関し、Ｕ溝分離帯面
の段差を解消させることを目的とし、 構造は、半導体素子を分離するＵ溝分離帯の側面および
底面が絶縁膜で被覆され、内部が埋没体で埋没されて、
且つ、該Ｕ溝分離帯の表面に耐酸化性膜で被覆されてな
ることを特徴とし、製造方法は、シリコン基板を選択的
にエツチングしてＵ溝を形成し、該Ｕ溝の側面および底
面に酸化シリコン膜を生成し、更に、該酸化シリコン膜
上に耐酸化性膜を被着する工程と、次いで、前記耐酸化
性膜の表面に酸化シリコン膜を被着し、更に、埋没体を
埋没させる工程と、次いで、前記埋没させたＵ溝分離帯
上に耐酸化性膜を被覆する工程が含まれることを特徴と
する。

［産業上の利用分野］ 本発明は半導体装置とその製造方法に係り、特にＵ溝分
離（トレンチ分離）帯の構造とその形成方法に関する。

ＩＣなどの半導体装置の製造方法においては、それを高
集積化する目的で縦形のＵ溝素子分離帯が設けられてい
るが、このようなＵ溝は半導体デバイスの特性に悪影響
を与えないように構成する必要がある。

［従来の技術］ 第４図は従来のＵ溝分離帯の断面図を示しており、図中
の記号１はシリコン基板、２は酸化シリコン（ＳｉＯｚ
）膜、３は窒化シリコン（Ｓｉ３　Ｎ４）膜２，５は多
結晶シリコン、６はＳｉＯ２膜である。

その形成方法の概要は、シリコン基板１のＵ溝分離帯形
成領域のみ選択的に露出させ、リアクティブイオンエツ
チング（ＲＩＥ）法によってエツチングしてＵ溝を形成
し、Ｕ溝の内面を熱酸化して内部表面にＳｉＯ□膜２を
生成した後、Ｕ溝内部の５４０２膜２上に化学気相成長
（ＣＶＤ）法によってＳｉ３Ｎ４膜３を成長させる。次
いで、同しくＣＶＤ法によって溝内部に多結晶シリコン
５を埋没させ、更に、その多結晶シリコン膜５の表面を
熱酸化してＳｉ○２膜６を生成して完成させている。

このような素子分離帯をトレンチ（Ｔｒｅｎｃｈ）分離
帯と云い、初期にはＶ溝分離帯であったが、近年、ドラ
イエツチング法の発達と共に、又、高集積化の要請によ
って、このようなＵ溝分離帯が汎用されており、別名を
ＩＯＰ法（Ｉｓｏｌａｔｉｏｎ　ｗｉｔｈＯｘｉｉｌｅ
　ａｎｄ　Ｐｏｌｙｓｉ口ｃｏｎ法）とも呼ばれている
。

且つ、Ｕ溝の内面にＳｉ○２膜２を生成する理由は、エ
ツチングしたままではエツチング欠陥などが存在するか
ら界面が不安定になるためで、熱酸化してＳｉＯ２膜を
生成して、これを除去するものである。また、５ｉ３Ｎ
ａ膜３を被着する理由は、このＳｉ３Ｎ４膜３はＵ溝分
離帯だけでなく、基板上の全面に被着するから、Ｕ溝に
多結晶シリコン５を埋没させて、その表面を熱酸化して
Ｓｉｎｇ膜６を生成する際、基板面を酸化から防止する
ためで、しかも、このような５ｉ３Ｎａ膜３の存在は５
ｉ＝３− ０□膜６の生成による膨張のストレスを抑える効果があ
るからである。

なお、多結晶シリコンを埋没させる代わりに、酸化シリ
コンを埋没させる方法も考えられるが、酸化シリコンは
多結晶シリコンに比べて溝内部への被覆性が悪く、溝内
部に空隙を発生し易いために専ら上記の多結晶シリコン
５を埋没させる方法が用いられている。

〔発明が解決しようとする課題〕

ところで、上記のように多結晶シリコン５を埋没させて
、その表面にＳｉ○２膜６を生成させたＵ溝分離帯の構
造は段差が生じ易い欠点がある。

例えば、Ｕ溝分離帯を形成した後にＭＯ３素子を形成す
るとすると、シリコン基板を弗酸（ＨＦ）液でエツチン
グするクリーニング処理がおこなわれて、その後に清浄
な５ｉＯｚ膜からなるゲート絶縁膜が生成されている。

そのクリーニング処理時にＵ溝分離畳表面の５ｉｎ２膜
６がエツチングされてＵ溝分離帯面に段差を生じる。第
５図はその従来の問題点を示す図で、１０はゲート絶縁
膜その他の記号は第４図と同一部位に同一記号が付けで
あるが、Ｕ溝分離畳表面が突出したＳｉ３Ｎ４膜３を有
する凹凸形状に形成されることを示している。

そのように、Ｕ溝分離帯面に段差が生じれば、被着膜の
膜切れやＲＩＥ法によるエツチングの膜残りが発生する
。そうすると、半導体デバイス全面に絶縁膜や配線膜を
被着してパターンニングした場合、配線の断線や短絡が
起こって半導体デバイスの製造歩留は勿論、品質や信頼
性をも低下させる問題が起こる。

本発明はこのような問題点を除去し、Ｕ溝分離帯面の段
差を解消させることを目的としたＵ溝分離帯の構造と製
造方法を提案するものである。

［課題を解決するための手段］ その課題は、半導体素子を分離するＵ溝分離帯の側面お
よび底面が絶縁膜で被覆され、内部が埋没体で埋没され
て、且つ、該Ｕ溝分離帯の表面に＝６− 耐酸化性膜で被覆されている半導体装置によって解決さ
れる。

且つ、その製造方法は、シリコン基板を選択的にエツチ
ングしてＵ溝を形成し、該Ｕ溝の側面および底面に酸化
シリコン膜を生成し、更に、該酸化シリコン膜上に耐酸
化性膜を被着する工程と、次いで、前記耐酸化性膜の表
面に酸化シリコン膜を被着し、更に、埋没体を埋没させ
る工程と、次いで、前記埋没させたＵ溝分離帝王に耐酸
化性膜を被覆する工程とが含まれる製造方法を特徴とす
る。

［作用］ 即ち、本発明は、Ｕ溝分離帯の形成時に表面にＳｉ３Ｎ
４膜を被着して、その５ｉ３Ｎｎ膜をそのまま残存させ
る。

そうすれば、Ｕ溝分離帯面での断線や短絡の心配がなく
なって、半導体デバイスの歩留向上および高品質化、高
信頼化を図ることができる。

［実施例］ 以下、図面を参照して実施例によって詳細に説明する。

第１図は本発明にかかるＵ溝分離帯の断面図を示してお
り、図中の記号１はシリコン基板、５は多結晶シリコン
（埋没体）、６はＳｉＯ２膜、１２は５ｉ０２膜、１３
はＳｉ３　Ｎ、膜、　１４は５ｉＯ７膜（ＣＶＤＳｉ０
２膜と称す）、２０は５ｉｚＮ４膜（ｉｌｄ酸化性膜）
である。本例のように、Ｓｉ３　Ｎ、膜２０をＵ溝分離
帯の面上に残存させておけば、以降の工程に含まれる清
浄化のクリーニング処理時にＵ溝分離帯の５ｉＯｚ膜６
がエツチングされて面上に段差を生じることがなくなる
。

なお、分離帯表面に形成した５ｉｎ２膜がエツチングさ
れる恐れがなくなれば、その工程時に除去しても構わな
い。

また、第２図は本発明にかかる他のＵ溝分離帯の断面図
を示しており、図中の記号は第１図と同一部位に同一記
号が付けであるが、本例は多結晶シリコン５表面を熱酸
化して５ｉＯｚ膜６を生成していない構造である。即ち
、Ｓｉ３Ｎ４膜２０を残存させておけば第２図のように
槽底して製造工程を簡単化することができる。同様に、
５ｉ３Ｎｎ膜２０の存在によって段差の生じることがな
くなる。

次に、第３図（ａ）〜巾）は本発明にかかる形成方法の
工程順断面図を示しており、本例は第１図に示す構造の
形成方法である。

第３図（ａ）参照；まず、シリコン基板１面を熱酸化し
てＳｉｎ、膜２２（膜厚１００〜３００人）を生成し、
その上にＣＶＤ法によって５ｔ３Ｎ４膜２３（膜厚１０
００Ａ）とＰＳＧ膜２５（膜厚０．５〜１μｍ）を被着
し、更に、これらの膜をフォトプロセスによってパター
ンニングして、選択的にＳｉｎｇ膜２２を介したＳｉ３
Ｎ、膜２３とＰＳＧ　（燐シリケートガラス）膜２５を
積層したマスクを形成し、Ｕ溝分離帯形成領域４のみに
シリコン基板１を露出させた状態にする。更に、塩素（
Ｃ１２）系ガスを反応ガスとしたＲＴＥ法によって垂直
にエツチングして、例えば、開口幅０．５μｍ、深さ２
．０μｍ程度のＵ溝を形成する。

第３図（ｂ）参照；次いで、弗酸系薬品を用いてＰＳＧ
膜２５をエツチング除去した後、Ｕ溝側面および底面を
熱酸化してＳｉＯ２膜１２（膜厚５００　Ａ＞　を生成
し、更に、Ｕ溝内部を含む基板上の全面にＣＶＤ法によ
ってＳｔ、　Ｎ４膜１３（膜厚５００人）およびＣＶ　
Ｄ　Ｓｉ　Ｏｚ膜１４（膜厚３００人）を被着する。

第３図（Ｃ）参照；次いで、全面にＣＶＤ法によって多
結晶シリコン５（埋没体）を厚さ１μｍ程度に被着して
、Ｕ溝内部を埋没させる。この時、多結晶シリコン５は
Ｕ溝内部だけでなく基板上面にも被着する。なお、本図
よりＳｔ○２膜２２には５ｉ０２膜１２に含み、５ＬＮ
ａ膜２３にはｓｉ３　Ｎ４膜１３に含んで図示している
。

第３図（ｄ）参照；次いで、基板上面にも被着した多結
晶シリコン５を研磨またはエッチバックして除去する。

第３図（ｅ）参照；次いで、多結晶シリコン５の表面を
熱酸化して５ｉＯｚ膜６を生成する。このとき、Ｓｉ、
　Ｎ、膜Ｉ３がマスクになってシリコン基板面は酸化さ
れない。

− ０ 第３図（ｆ）参照；次いで、ＣＶＤ法によってＳｉ３Ｎ
４膜２０（膜厚１０００〜２０００人；耐酸化性膜）を
全面に被着する。

第３図（８）参照；次いで、フォトプロセスによってＵ
溝分離帯のみ被覆するレジスト膜マスク２６を形成した
後、ＲＩＥ法でＳｉ３　Ｎ、膜２０を選択的にエツチン
グ除去し、Ｕ溝分離帝王にのみＳｉ３Ｎ４膜２０を残存
させる。

第３図（ｈ）参照；更に、Ｕ溝分離帯以外の基板上に被
着しているＣＶＤ５ｉＯｚ膜１４＋　Ｓｉ３Ｎ４膜１３
および５ｉＯｚ膜１２をエツチング除去すれば、本発明
にかかるＵ溝分離帯が完成する。

上記のような本発明にかかるＵ溝分離帯は、分離帯上に
Ｓｉ３Ｎ４膜２０が被着しているが、その膜厚は１００
０〜２０００１程度と薄いために凸状は小さく、且つ、
その後のウェハープロセスにおいて、表面がエツチング
されないために段差が生じない効果が得られる。

なお、上記実施例は耐酸化性膜としてＳｉｓ　Ｎａ膜２
０を使用した例であるが、その他の材料膜、例えばＣＶ
Ｄ５ｉ０２膜を用いることもできる。このＣＶ　Ｄ　Ｓ
ｉ　Ｏｚ膜を用いる場合には、エツチングによる膜減り
を考慮して厚く被覆しておく必要がある。

［発明の効果］ 以上の説明から明らかなように、本発明にかかるＵ溝分
離帯の構造およびその形成方法によれば、Ｕ溝分離帯部
分の段差が解消してＩＣデバイスの製造歩留の向上およ
び品質、信頼性の向上に大きな効果が得られるものであ
る。

【図面の簡単な説明】

第１図は本発明にかかるＵ溝分離帯の断面図、第２図は
本発明にかかる他のＵ溝分離帯の断面図、第３図（ａ）
〜（ｈ）は本発明にかかる形成方法の工程順断面図 第４図は従来のＵ溝分離帯の断面図、 第５図は従来の問題点を示す図である。 図において、 １ ２ １はシリコン基板、 ２、　６．１２．２２は５ｉ０２膜、 ３、１３．２３はＳｉ３Ｎ４膜、 ５は多結晶シリコン（埋没体）、 １０はゲート絶縁膜、 １４はＣＶＤ５ｉＯ□膜、 ２０はＳｔ、ＩＮ、膜（耐酸化性膜）、２６はレジスト
膜マスク を示している。 法楽Ｅ’１ｌＴＸ７・ρ＼３Ｕ溝余紐蚤。爵旬図第１図 ３ 不亦明ｌ；〃・ひＪ化□σ楕摩艙畢−桶団第２図

Claims (2)

【特許請求の範囲】
1. （１）半導体素子を分離するＵ溝分離帯の側面および底
   面が絶縁膜で被覆され、内部が埋没体で埋没されて、且
   つ、該Ｕ溝分離帯の表面に耐酸化性膜で被覆されてなる
   ことを特徴とする半導体装置。
2. （２）シリコン基板を選択的にエッチングしてＵ溝を形
   成し、該Ｕ溝の側面および底面に酸化シリコン膜を生成
   し、更に、該酸化シリコン膜上に耐酸化性膜を被着する
   工程と、 次いで、前記耐酸化性膜の表面に酸化シリコン膜を被着
   し、更に、埋没体を埋没させる工程と、次いで、前記埋
   没させたＵ溝分離帯上に耐酸化性膜を被覆する工程とが
   含まれてなることを特徴とする半導体装置の製造方法。