JPH03263700A - メモリｉｃのテスト方法 - Google Patents
メモリｉｃのテスト方法Info
- Publication number
- JPH03263700A JPH03263700A JP2119393A JP11939390A JPH03263700A JP H03263700 A JPH03263700 A JP H03263700A JP 2119393 A JP2119393 A JP 2119393A JP 11939390 A JP11939390 A JP 11939390A JP H03263700 A JPH03263700 A JP H03263700A
- Authority
- JP
- Japan
- Prior art keywords
- test
- memory
- order
- testing
- item
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＣＰＵで制御される一般的な汎用メモリテス
タを用いてメモリＩＣをテストする場合のテスト方法に
関するものである。
タを用いてメモリＩＣをテストする場合のテスト方法に
関するものである。
第３図は従来のメモリＩＣのテスト方法を示すフローチ
ャートである。即ち、メモリＩＣの１デバイス毎にステ
ップ１のＩＦテスト（オープン／ショートテスト）後、
ｎ項目の異なったテスト条件のステップ２〜ステツプｎ
＋１のテストを実施していた。
ャートである。即ち、メモリＩＣの１デバイス毎にステ
ップ１のＩＦテスト（オープン／ショートテスト）後、
ｎ項目の異なったテスト条件のステップ２〜ステツプｎ
＋１のテストを実施していた。
そして、不良か発生した場合、テストしているデバイス
についてのテストは、そのテスト項目で終了し、カテゴ
リー分類等の処理を実行した後、次のデバイスのテスト
に移る。
についてのテストは、そのテスト項目で終了し、カテゴ
リー分類等の処理を実行した後、次のデバイスのテスト
に移る。
従来のメモリＩＣのテスト方法は以上のように実施され
ていたので、たとえば第３図のＴＥＳＴ３で不良となる
デバイスの場合、ＴＥＳＴＩからＴＥＳＴ２について無
駄なテストを行っていることになりテスト時間か長くな
るという問題点があった。また、従来のテスト方法でも
ＴＥＳＴ３をＩＦテストの次に実行することは可能であ
るか、従来のテスト方法で用いられているテストプログ
ラムはテスト順序か固定されており、ロット単位でテス
ト時間を最適化するためには、テストプロクラムを変更
する必要かあるため、テスト順序を変更することが非常
に困難であるという問題点もあった。
ていたので、たとえば第３図のＴＥＳＴ３で不良となる
デバイスの場合、ＴＥＳＴＩからＴＥＳＴ２について無
駄なテストを行っていることになりテスト時間か長くな
るという問題点があった。また、従来のテスト方法でも
ＴＥＳＴ３をＩＦテストの次に実行することは可能であ
るか、従来のテスト方法で用いられているテストプログ
ラムはテスト順序か固定されており、ロット単位でテス
ト時間を最適化するためには、テストプロクラムを変更
する必要かあるため、テスト順序を変更することが非常
に困難であるという問題点もあった。
この発明は上記のような問題点を解消するためになされ
たもので、デバイスの特性変化に対応して、不良品検出
に要するテスト時間が常に最も短くなるメモリＩＣのテ
スト方法を得ることを目的とする。
たもので、デバイスの特性変化に対応して、不良品検出
に要するテスト時間が常に最も短くなるメモリＩＣのテ
スト方法を得ることを目的とする。
この発明に係るメモリＩＣのテスト方法は、メモリＩＣ
のテストを異なるテスト条件から成る複数のテスト項目
について実施する場合、所定個数のメモリＩＣをテスト
し各テスト項目における不良検出数とテスト時間との比
を各テスト項目ことに求め、この値によって各テスト項
目の実行順序を決めるようにしたものである。
のテストを異なるテスト条件から成る複数のテスト項目
について実施する場合、所定個数のメモリＩＣをテスト
し各テスト項目における不良検出数とテスト時間との比
を各テスト項目ことに求め、この値によって各テスト項
目の実行順序を決めるようにしたものである。
この発明におけるメモリＩＣのテスト方法は、メモリＩ
Ｃを所定個数テストした時点で、それまでの各テスト項
目の不良検出数とその実行時間との比を各テスト項目こ
とに求め、この値により、以後に実施されるテストの各
テスト項目の実行順序を変更するため、不良検出数か多
くテスト実行時間が短いテスト項目を優先的に先に実行
させることができる。
Ｃを所定個数テストした時点で、それまでの各テスト項
目の不良検出数とその実行時間との比を各テスト項目こ
とに求め、この値により、以後に実施されるテストの各
テスト項目の実行順序を変更するため、不良検出数か多
くテスト実行時間が短いテスト項目を優先的に先に実行
させることができる。
以下、この発明の一実施例を図について説明する。
第１図はＩＦテストと異なるテスト条件から成るＴＥＳ
ＴＩからＴＥＳＴ３まての３項目のテストを行う場合の
この発明の一実施例を示すフローチャート、第２図は、
各テスト項目のテスト時間と不良検出数を仮定した場合
のテスト順序の変化を示す説明図である。
ＴＩからＴＥＳＴ３まての３項目のテストを行う場合の
この発明の一実施例を示すフローチャート、第２図は、
各テスト項目のテスト時間と不良検出数を仮定した場合
のテスト順序の変化を示す説明図である。
初めに、第１図のフローチャートについて説明する。初
期状態では、テスト時間の短い順にテストが実行される
。また、各テスト項目は、サブルーチン形式であり、実
行順序を変えることにより、テスト結果が変化する事が
無いように、完全に独立している。
期状態では、テスト時間の短い順にテストが実行される
。また、各テスト項目は、サブルーチン形式であり、実
行順序を変えることにより、テスト結果が変化する事が
無いように、完全に独立している。
テストがスタートすると、テストしたデバイスの数をカ
ウントするカウンタを＋１する。このカウンタの値が、
予め任意に設定された値Ｘになれば、各テスト項目の実
行順序を決めるルーチンを実行する。このルーチンでは
、各テスト項目の不良検出数と、係数ａの積を求め、こ
の値が大きいテスト項目からテストを実行するように順
序を決める。なお、係数αの値は、次 （１）式により
算出する。
ウントするカウンタを＋１する。このカウンタの値が、
予め任意に設定された値Ｘになれば、各テスト項目の実
行順序を決めるルーチンを実行する。このルーチンでは
、各テスト項目の不良検出数と、係数ａの積を求め、こ
の値が大きいテスト項目からテストを実行するように順
序を決める。なお、係数αの値は、次 （１）式により
算出する。
そのデフ１項百のテスト時間 ・・・り１）第１表
の仮定条件のときのこのルーチン動作を説明する。第１
表は所定個数のメモリＩＣをテスト項目ＴＥＳＴＩ〜Ｔ
ＥＳＴ３てテストした場合のテスト評価を示している。
の仮定条件のときのこのルーチン動作を説明する。第１
表は所定個数のメモリＩＣをテスト項目ＴＥＳＴＩ〜Ｔ
ＥＳＴ３てテストした場合のテスト評価を示している。
第１表
第１表で示すように、不良検出数８０個の内、ＴＥＳＴ
Ｉて１０個、ＴＥＳＴ２で４０個、ＴＥＳＴ３て３０個
の不良か検出されており、各テスト項目の実行時間はＴ
ＥＳＴＩか０．２（ｓ） ＴＥＳＴ２が０．５（ｓ）
、ＴＥＳＴ３が１（ｓ）であるため、係数αはＴＥＳ
ＴＩが５、ＴＥＳＴ２が２、ＴＥＳＴ３か１となる。従
って、不良検出数Ｆと係数αの積はＴＥＳＴＩが５０、
ＴＥＳＴ２が８０、ＴＥＳＴ３が３０であるため、テス
トを実行する順序は、第２図の（ｂ）で示すようにＴＥ
ＳＴ２ 、 Ｔ Ｅ Ｓ Ｔ １ 、 Ｔ Ｅ Ｓ
Ｔ ３ （７） 順１： ナル。
Ｉて１０個、ＴＥＳＴ２で４０個、ＴＥＳＴ３て３０個
の不良か検出されており、各テスト項目の実行時間はＴ
ＥＳＴＩか０．２（ｓ） ＴＥＳＴ２が０．５（ｓ）
、ＴＥＳＴ３が１（ｓ）であるため、係数αはＴＥＳ
ＴＩが５、ＴＥＳＴ２が２、ＴＥＳＴ３か１となる。従
って、不良検出数Ｆと係数αの積はＴＥＳＴＩが５０、
ＴＥＳＴ２が８０、ＴＥＳＴ３が３０であるため、テス
トを実行する順序は、第２図の（ｂ）で示すようにＴＥ
ＳＴ２ 、 Ｔ Ｅ Ｓ Ｔ １ 、 Ｔ Ｅ Ｓ
Ｔ ３ （７） 順１： ナル。
ここて、以降のテストでも同じ確率で不良品が検出され
ると仮定すると、各テスト項目の順序を変えない場合（
第２図の（ａ））での不良品検出時におけるテスト時間
は８１ （ｓ） 、テスト順序を最適化した場合（第２
図の（ｂ））での不良品検出時におけるテスト時間は７
８ （Ｓ）となり、３（ｓ）短くなる。
ると仮定すると、各テスト項目の順序を変えない場合（
第２図の（ａ））での不良品検出時におけるテスト時間
は８１ （ｓ） 、テスト順序を最適化した場合（第２
図の（ｂ））での不良品検出時におけるテスト時間は７
８ （Ｓ）となり、３（ｓ）短くなる。
以上のように、この発明によれば、それまでのテスト結
果により、以後のテスト項目の実行順序の最適化を行う
ようにしたので、常に最も短い時間で不良品をリジェク
トすることができるという効果がある。
果により、以後のテスト項目の実行順序の最適化を行う
ようにしたので、常に最も短い時間で不良品をリジェク
トすることができるという効果がある。
第１図はこの発明の一実施例であるメモリＩＣのテスト
方法を示すフローチャート、第２図はその効果を示す説
明図、第３図は従来のメモリＩＣのテスト方法を示すフ
ローチャートである。
方法を示すフローチャート、第２図はその効果を示す説
明図、第３図は従来のメモリＩＣのテスト方法を示すフ
ローチャートである。
Claims (1)
- （１）メモリＩＣのテストを異なるテスト条件から成る
複数のテスト項目について実施する場合、所定個数のメ
モリＩＣをテストし各テスト項目における不良検出数と
テスト時間との比を各テスト項目ごとに求め、この値に
よって各テスト項目の実行順序を決めるようにすること
を特徴とするメモリＩＣのテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2119393A JPH03263700A (ja) | 1990-02-13 | 1990-05-08 | メモリｉｃのテスト方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3280890 | 1990-02-13 | ||
| JP2-32808 | 1990-02-13 | ||
| JP2119393A JPH03263700A (ja) | 1990-02-13 | 1990-05-08 | メモリｉｃのテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03263700A true JPH03263700A (ja) | 1991-11-25 |
Family
ID=26371392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2119393A Pending JPH03263700A (ja) | 1990-02-13 | 1990-05-08 | メモリｉｃのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03263700A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000515662A (ja) * | 1996-08-07 | 2000-11-21 | マイクロン、テクノロジー、インコーポレーテッド | 欠陥を有する集積回路のテスト時間と修復時間とを最適化するためのシステム |
-
1990
- 1990-05-08 JP JP2119393A patent/JPH03263700A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000515662A (ja) * | 1996-08-07 | 2000-11-21 | マイクロン、テクノロジー、インコーポレーテッド | 欠陥を有する集積回路のテスト時間と修復時間とを最適化するためのシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818250A (en) | Apparatus and method for determining the speed of a semiconductor chip | |
| CN108763092B (zh) | 一种基于交叉验证的代码缺陷检测方法及装置 | |
| US5648975A (en) | Method and device for generating test patterns for testing integrated circuit | |
| US7221180B2 (en) | Device and method for testing electronic components | |
| JP3808575B2 (ja) | 歩留まり解析方法及びその装置 | |
| JPS59228726A (ja) | 不良解析装置 | |
| JPH03136261A (ja) | 半導体装置の直流電流・電圧特性の測定方法 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JPH0352247A (ja) | 半導体試験装置 | |
| JP3688498B2 (ja) | Ｉｄｄｑ測定ポイント抽出方法、及びｉｄｄｑ測定ポイント抽出装置 | |
| US20040253754A1 (en) | System and method for testing a semiconductor chip | |
| US6125336A (en) | Apparatus for device qualification | |
| JPH04205899A (ja) | 半導体製造装置 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| US6122600A (en) | Method device qualification | |
| JP2642265B2 (ja) | 論理回路のテストパターンの検査方法 | |
| JPH03197881A (ja) | インサーキットテスタにおける不良データの出力表示方法 | |
| JPH02310478A (ja) | 半導体検査装置 | |
| JPH01112176A (ja) | 半導体集積回路装置の試験装置 | |
| JPS6180070A (ja) | Ｉｃテスタ | |
| JP2002098737A (ja) | Ｉｃテストシステム、その制御方法及び記憶媒体 | |
| JPH0587888A (ja) | 集積回路の検査装置 | |
| JPH042142A (ja) | 半導体集積回路装置の良否判定方法 | |
| JPH03238375A (ja) | 半導体集積回路の試験方法 | |
| JPS63241371A (ja) | 試験パタ−ン生成方式 |