JPH0326415B2 - - Google Patents

Info

Publication number
JPH0326415B2
JPH0326415B2 JP57194516A JP19451682A JPH0326415B2 JP H0326415 B2 JPH0326415 B2 JP H0326415B2 JP 57194516 A JP57194516 A JP 57194516A JP 19451682 A JP19451682 A JP 19451682A JP H0326415 B2 JPH0326415 B2 JP H0326415B2
Authority
JP
Japan
Prior art keywords
circuit
output
majority
circuits
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57194516A
Other languages
English (en)
Other versions
JPS5985153A (ja
Inventor
Kazuhiko Ishii
Sekiken Noguchi
Yoshimi Goto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57194516A priority Critical patent/JPS5985153A/ja
Priority to EP83111094A priority patent/EP0109602B1/en
Priority to DE8383111094T priority patent/DE3370384D1/de
Priority to US06/549,435 priority patent/US4583224A/en
Publication of JPS5985153A publication Critical patent/JPS5985153A/ja
Publication of JPH0326415B2 publication Critical patent/JPH0326415B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G06F11/185—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality and the voting is itself performed redundantly

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、３個の入力信号のうち、少くとも２
個が一致した時にそれを制御信号として出力する
冗長化制御装置に係り、特に高信頼化のための３
重系制御システムに好適な冗長化制御装置に関す
る。
〔従来技術〕
原子力プラント等の高信頼度を要求される制御
システムに於ては、制御の処理系を３重化し、そ
の出力を多数決論理により判定して、機器制御が
行われる場合が多い。第１図は、このような３重
系制御システムの概略ブロツク図で、Ａ系、Ｂ
系、Ｃ系より成る３重系の各々の系の処理装置
１，２，３より出力されるＡ系制御信号１０１、
Ｂ系制御信号１０２、Ｃ系制御信号１０３は、多
数決制御装置４内の各系のバツフア５１，５２，
５３に入力される。バツフア５１，５２，５３で
は、各系処理装置よりの制御信号をフオトカプラ
等でアイソレートし、信号レベル変換処理するな
どして、各々の系の制御信号４０１，４０２，４
０３として多数決制御回路６へ入力する。多数決
制御回路６では、Ａ系、Ｂ系、Ｃ系制御信号４０
１，４０２，４０３のうち、いずれか２系の信号
が一致した時、これを多数決出力信号４０４とし
て出力する。この動作は２／３多数決論理と呼ば
れる。この多数決出力信号４０４は、ドライバ回
路７で制御対象のリレー、トランジスタ等を駆動
するのに必要な信号レベルに変換され、多数決制
御信号１０４として出力されて、制御対象８を制
御する。
このような３重系制御システムにおいて、従来
の多数決制御装置４における多数決制御回路６
は、ANDおよびORからなる論理ICの組合せか、
あるいは、リレーロジツクによる２／３多数決論
理回路から構成されていた。しかし、論理ICを
用いた２／３多数決論理回路の場合は、ICの障
害が制御システムの故障につながり、ICを多重
化することはコスト上からも実装上からも好まし
くない。また、ICを多重化しただけでは、全体
の故障率は数学的にはIC一個の故障率に比べて
向上しないという問題もある。更に、リレーロジ
ツクの場合には、装置への実装上の制約を受け、
たとえば、３重系各々の制御信号の点数が多い場
合、装置への実装が困難になるという欠点があつ
た。
〔発明の目的〕
本発明の目的は、上記した従来技術の問題をな
くし、実装が容易で、しかも高信頼度の制御が可
能な冗長化制御装置を提供することにある。
〔発明の概要〕
本発明では、２／３多数決制御回路自体を多重
化すると共に各２／３多数決制御回路とその出力
の共通部分（特許請求の範囲第１項の“第２段目
の多数決論理回路”をいう。）とを１チツプLSI
化し、更に各回路の自己診断回路、不一致入力信
号の検出回路、不一致入力検出時の残り２入力の
処理方法の制御回路等を設け、これらも多重化し
前記と同一の１チツプLSIに収納する。この様に
することで装置全体の信頼性が高まり、実装上の
問題をも解決するようにしたことを特徴とするも
のである。
システムを多重化することは、ある系が故障し
たとき正常な系で運転を継続し、その間に故障し
た系の修理をする等し、全体としてのシステム稼
働率を高める上で必要である。しかし、多重化す
ることで部品点数が増えると、全体の故障率は低
下せず、多重化することの利点が相殺されること
になつてしまう。そこで、本発明では、多重化し
た冗長系及びその共通部分等を一緒に１チツプ上
に集積化することで、デイスクリートな部品数を
少なくし故障率を下げる。そして更に、本願発明
者等が見出した「LSIチツプの信頼性はその内部
の素子数に関わらない」という事実に基づき、多
重化した回路素子を同一のLSIに高集積化するこ
とでシステム全体の故障率を低減させる。つま
り、多重化することによる素子数の増加に伴う故
障率の増加を、１チツプLSI化することで逆に低
減させる。
〔発明の実施例〕
以下、本発明の実施例を説明する。第２図は、
本発明の冗長化制御装置の中心である多数決制御
回路６の基本的な機能構成を示すブロツク図で、
基本機能を果す２／３多数決論理回路６２の他
に、不一致検出回路６３、外部信号による異常系
の切替回路６１，２／３論理回路６２の自己診断
回路６５、及び前記の不一致検出、自己診断に際
してあるマスク時間以上の連続エラーをラツチす
るための諸回路を有している。このうち、切替回
路６１の実施例は第３図に示されている。
同図において、各系は対称な回路構成となつて
おり、例えばＡ系切替入力４１１が０の時はナン
ドゲート６２４出力は常に１、従つてインバータ
６２７出力は常に０であるから、Ａ系制御信号４
０１はノアゲート６１１で反転され、ノアゲート
６３０で再反転される。即ちＡ系切替入力４１１
が０の時は制御信号４０１はそのまま信号６０１
として出力される。Ｂ、Ｃ系についてもこれは全
く同じで、続く２／３多数決論理回路６２へ出力
される。次にＡ系切替入力４１１が１の時は、ノ
アゲート６１１出力は制御信号４０１の値如何に
関係なく０となり、ノアゲート６３０はインバー
タ６２７出力を反転する。又切替入力４１１が１
のためナンドゲート６２４は設定入力４００を反
転する。従つて切替入力４１１が１の時を、常に
設定入力４００の反転されたものがノアゲート６
３０出力となり、これがＡ系出力信号６０１とさ
れる。この性質もＢ、Ｃ系についても全く同様で
ある。
第４図は２／３多数決論理回路６２の構成を示
すもので、従来より公知の回路である。この回路
では、３入力信号のうち、少くとも２入力が０の
時は、０、１の時は１を多数決出力信号４０４と
して出力する。従つて、もし３入力のうち不一致
信号（１個だけ他と違う値となつた信号）があれ
ば、これは後述する不一致検出回路６３で検出さ
れ、ラツチ回路６４を経て処理装置へ報告され、
それ以後処理装置からはその不一致系の切替信号
４１１〜４１３の１つ、例えば信号４１１を１と
し、かつ設定入力を１又は０とする。もし設定入
力が１とされた時は、前述のようにその時の切替
回路６１の対応する出力６０１は０となるから、
多数決論理回路６２の出力４０４は他の制御信号
の双方が１の時のみ１、他は０となり、つまり他
の制御信号４０２，４０３のAND出力をするこ
とになる。又もし、設定入力が０とされた時、出
力６０１は１となり、出力４０４は制御信号４０
２，４０３の一方でも１なら１、つまりOR出力
することになる。このように、切替回路６１の役
割は、処理装置系の１つが異つた時、残り２系統
のAND条件で出力するかOR条件で出力するかの
制御を２／３多数決論理回路６２に対して行う機
能を有し、かつ異つた系の制御信号出力をしや断
するものである。
次に、不一致系検出回路６３は、Ａ系、Ｂ系、
Ｃ系制御信号６０１，６０２，６０３を相互比較
して不一致系を検出するもので、その構成は容易
であるので省略する。その検出した結果は、ラツ
チ回路６４に入力される。ラツチ回路６４は、３
系制御信号６０１〜６０３の非同期等による瞬時
の不一致も次一時記憶するが、マスク時間設定回
路６８に設定されたマスク時間以上、不一致が連
続した場合にはじめて各系不一致出力信号として
外部に出力するために設けられており、この不一
致出力信号は、外部よりのリセツト入力信号Ｒに
よりリセツトされる。
次に２／３多数決論理回路６２の自己診断回路
６５は、Ａ系、Ｂ系、Ｃ系制御信号６０１，６０
２，６０３に対して２／３多数決論理回路６２が
正常な多数決出力信号４０４として出力している
か否かを診断するもので、自回路内でも２／３多
数決論理回路をもち、この結果を２／３多数決論
理回路６２の出力４０４との比較を行う。もしそ
の結果異常があれば、ラツチ回路６６により、３
系制御信号の非同期等による瞬時の不一致をマス
ク時間により、前述と同様に除去し、自己診断異
常出力信号Ｆとして、処理装置等の外部へ出力す
る。また、この自己診断異常出力信号Ｆは、外部
よりのリセツト入力信号Ｒによりリセツトされ
る。
マスク時間設定回路６８は、カウンタにより構
成され、外部から設定されたマスク時間Ｔをクロ
ツク発振回路６７から出力されるクロツクで減算
してマスク時間Ｔ後にマスク信号Ｍをオフとす
る。
以上は、本発明の多数決制御回路６の基本的な
機能の説明であるが、本回路は、以下の実施例で
のべるように、１チツプLSI化を図ることにより
各回路を多重化して高信頼度、高機能化すること
ができる。
第５図は、本発明の一実施例を示すもので、切
替回路及び２／３多数決論理回路を、切替回路６
１ａ，６１ｂ，６１ｃ及び２／３多数決論理回路
６２ａ，６２ｂ，６２ｃと三重化し、更にこれら
の出力信号を２／３論理回路６２ｄによつて２／
３多数決論理演算を行つて、多数決出力信号４０
４を得るようにしたものである。本実施例の回路
構成は、１チツプLSI化することができるため、
多数決制御回路６は、１個の部品で実現できるこ
とになり、切替回路の３重化は、システム信頼性
を向上させる上で、極めて有効である。なお、第
５図に於ては、第２図で示した、Ａ系、Ｂ系、Ｃ
系切替入力と設定入力を省略しているが、切替回
路６１ａ，６１ｂ，６１ｃ及び２／３多数決論理
回路６２ａ，６２ｂ，６２ｃの回路構成と機能
は、第２図、第３図及び第４図で説明した内容と
同一である。
第６図は、本発明の他の実施例を示したもの
で、本発明の回路構成は、前記した実施例とほぼ
同一であるが、３重化された２／３多数決論理回
路６２ａ，６２ｂ，６２ｃの出力信号を各々外部
への系統独立多数決出力信号６０２ａ，６０２
ｂ，６０２ｃとして取り出すようにした点が異つ
ている。これら４つの多数決出力信号４０４，６
０２ａ，６０２ｂ，６０２ｃの用途は以下のよう
である。多数決出力信号４０４は、第５図の実施
例と同様に、第１図に示したドライバ回路７を通
して多数決制御信号１０４として制御対象８を制
御するものである。一方、３重化された２／３多
数決論理回路６２ａ，６２ｂ，６２ｃから直接出
力された多数決制御信号６０２ａ，６０２ｂ，６
０２ｃは、例えば、第７図に示すように、各々、
ドライバ回路７２ａ，７２ｂ，７２ｃを通してリ
レーコイル７３ａ，７３ｂ，７３ｃを駆動し、そ
の接点７３Ａ，７３Ｂ，７３Ｃにより２／３多数
決論理を構成して、最終的に多数決制御信号とし
て制御対象８ａを制御するものである。このよう
に、多数決制御回路６の１チツプLSIを図れば、
不一致系の切替機能を１個の部品に収納でき、し
かも、同一部品のまま切替回路６１を３重化して
高信頼性化し、さらに、このような機能を有しな
がら、２／３論理による多数決出力信号を利用す
ることもできるし、また、外部リレーロジツクに
よる多数決出力回路を構成することもできる。す
なわち、本発明の多数決制御回路６の１チツプ
LSI化により、切替機能を高信頼度で実現できる
とともに、システムの要求に応じて外部端子を自
由に選択して、高信頼度の２／３論理回路を実現
できる。
以上、本発明の実施例を、第２図の多数決制御
回路６における切替回路６１と２／３多数決論理
回路６２の多重化の場合について示したが、他回
路についても、同様に３重化により高信頼化を図
ることができる。すなわち、不一致系検出機能の
強化は、不一致検出回路６３と不一致検出ラツチ
回路６４の各々を３重化して、３重化した切替回
路の各々の出力信号を各々の不一致検出回路に入
力し、３つの不一致検出ラツチ回路よりの同一系
の不一致信号出力信号を新たに付加した各系用に
１つずつの２／３多数決論理回路に入力させれば
実現できる。また、自己診断機能の３重化は、同
様に自己診断回路６５とラツチ回路を３重化し
て、３重化した自己診断異常出力ラツチ回路の自
己診断異常出力信号を、新たに付加した２／３多
数決論理回路に入力させれば実現できる。さら
に、クロツク発振回路６７とマスク時間設定回路
６８も同様に３重化し、これら各系の出力を、前
記の３重化した不一致検出ラツチ回路に各々独立
に入力し、また３つの自己診断異常出力ラツチ回
路にも各々独立に入力すればよい。
〔発明の効果〕
以上の実施例から明らかなように、本発明によ
れば、不一致系を検出する機能、異常系の切替機
能、自己診断機能を付加した２／３多数決論理回
路の３重化を、１チツプLSIで実現できるので、
高実装効率、高機能、高信頼度の多数決制御回路
を提供できるという効果がある。
【図面の簡単な説明】
第１図は従来の３重系制御システム構成説明
図、第２図は本発明の装置の基本機能の説明図、
第３図は切替回路の実施例を示す図、第４図は
２／３多数決論理回路の構成例を示す図、第５図
及び第６図は本発明の一実施例を示す図、第７図
は第６図の補足説明図である。 ６……多数決制御回路、６１，６１ａ，６１
ｂ，６１ｃ……切替回路、６２，６２ａ，６２
ｂ，６２ｃ，６２ｄ……２／３多数決論理回路、
６３……不一致検出回路、６４，６６……ラツチ
回路、６５……自己診断回路、６７……クロツク
発振回路、６８……マスク時間設定回路、４００
……設定信号、４０１〜４０３……制御信号、４
１４〜４１３……切替信号、４０４……多数決制
御信号。

Claims (1)

  1. 【特許請求の範囲】 １ ３重化された処理装置からのオンオフ制御信
    号の各々の多数決判定を行つて多数決制御信号と
    して出力する冗長化制御装置に於て、上記３つの
    制御信号と該制御信号対応の３つの切替信号と１
    つの設定信号とを入力とし、上記制御信号対応の
    ３つの出力信号が、対応切替信号オフの時には対
    応入力制御信号と等しく、対応切替信号オンの時
    には対応入力制御信号のオンオフに関係なく上記
    設定信号のオンオフで定まる信号となるように構
    成された切替回路を３個設け、該切替回路の３つ
    の出力信号を入力としてその多数決判定を行う第
    １段目の多数決論理回路を上記切替回路対応に３
    個設け、更に該３個の第１段目多数決論理回路か
    らの合わせて３個の出力信号を入力としてその多
    数決判定を行う第２段目の多数決論理回路を設
    け、かくして該第２段目の多数決論理回路出力を
    多数決制御信号として出力するように構成すると
    共に、これらの各回路を１チツプ集積化せしめて
    なることを特徴とする冗長化制御装置。 ２ 前記切替回路毎の前記制御信号対応の３出力
    を入力として、そのうち１つだけ異なる場合は対
    応出力をオンとし、かつ他の対応出力をオフとし
    て出力する不一致検出回路を上記切替回路対応に
    ３個設け、該３個の不一致検出回路の各３出力の
    うち、上記制御信号対応毎の出力３個を集めて入
    力とし、その多数決判定を行う第３段目の多数決
    論理回路を上記制御信号対応に３個設けると共
    に、これらの各回路を含めて１チツプ集積化せし
    め、該第３段目の多数決論理回路出力により上記
    制御信号のうちの不一致のものを検出する機能を
    有せしめたことを特徴とする、特許請求の範囲第
    １項記載の冗長化制御装置。 ３ 前記不一致検出回路の各々と対応する前記第
    ３段目の多数決論理回路の各々との間に対応する
    第１段目のラツチ回路を設けると共に、この回路
    を含めて１チツプ集積化せしめ、該各々のラツチ
    回路は、上記不一致検出回路からの信号を予め設
    定されたマスク時間だけ上記第３段目の多数決論
    理回路へ出力しないように構成することによつ
    て、前記切替回路出力のタイミングずれによる一
    時的な不一致検出回路からの不一致出力を消去す
    る機能を有せしめたことを特徴とする、特許請求
    の範囲第２項記載の冗長化制御装置。 ４ 前記切替回路毎の３出力を入力としてその多
    数決判定を行い、かつ上記切替回路対応の前記第
    １段目の多数決論理回路の出力との比較を行うこ
    とによつて上記第１段目の多数決論理回路毎の診
    断を行う診断回路を該第１段目の多数決論理回路
    対応に３個設け、該３個の診断回路からの合計３
    出力を入力としてその多数決判定を行う第４段目
    の多数決論理回路を設けると共に、これらの各回
    路を含めて１チツプ集積化せしめ、該回路の出力
    によつて多数決判定の診断を行う機能を有せしめ
    たことを特徴とする特許請求の範囲第１項記載の
    冗長化制御装置。 ５ 前記診断回路の各々と前記第４段目の多数決
    論理回路との間に第２段目のラツチ回路を設ける
    と共に、この回路を含めて１チツプ集積化せし
    め、該ラツチ回路は、上記診断回路からの信号を
    予め設定されたマスク時間だげ上記第４段目の多
    数決論理回路へ出力しないように構成することに
    よつて、前記切替回路出力のタイミングずれによ
    る一時的な診断回路からの誤動作出力を消去する
    機能を有せしめたことを特徴とする、特許請求の
    範囲第４項記載の冗長化制御装置。
JP57194516A 1982-11-08 1982-11-08 冗長化制御装置 Granted JPS5985153A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57194516A JPS5985153A (ja) 1982-11-08 1982-11-08 冗長化制御装置
EP83111094A EP0109602B1 (en) 1982-11-08 1983-11-07 Fault tolerable redundancy control
DE8383111094T DE3370384D1 (en) 1982-11-08 1983-11-07 Fault tolerable redundancy control
US06/549,435 US4583224A (en) 1982-11-08 1983-11-07 Fault tolerable redundancy control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57194516A JPS5985153A (ja) 1982-11-08 1982-11-08 冗長化制御装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2409640A Division JPH03245555A (ja) 1990-12-11 1990-12-11 プラント制御装置

Publications (2)

Publication Number Publication Date
JPS5985153A JPS5985153A (ja) 1984-05-17
JPH0326415B2 true JPH0326415B2 (ja) 1991-04-10

Family

ID=16325826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57194516A Granted JPS5985153A (ja) 1982-11-08 1982-11-08 冗長化制御装置

Country Status (4)

Country Link
US (1) US4583224A (ja)
EP (1) EP0109602B1 (ja)
JP (1) JPS5985153A (ja)
DE (1) DE3370384D1 (ja)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6170637A (ja) * 1984-09-11 1986-04-11 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 多数決によるエラ−検出訂正方法
JPH07113897B2 (ja) * 1985-01-28 1995-12-06 日本信号株式会社 多数決演算回路
US4752869A (en) * 1985-05-09 1988-06-21 Westinghouse Electric Corp. Auxiliary reactor protection system
US4891812A (en) * 1985-12-09 1990-01-02 Motorola, Inc. Method and apparatus for selecting a digital signal from a plurality of digital signals
US4967347A (en) * 1986-04-03 1990-10-30 Bh-F (Triplex) Inc. Multiple-redundant fault detection system and related method for its use
US4723242A (en) * 1986-06-27 1988-02-02 Sperry Corporation Digital adaptive voting
JPH0827738B2 (ja) * 1986-08-15 1996-03-21 株式会社日立製作所 オンラインテスト方法
US4791641A (en) * 1986-09-15 1988-12-13 Thinking Machines Corporation Parallel processor error checking
US4807228A (en) * 1987-03-18 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Method of spare capacity use for fault detection in a multiprocessor system
SE457391B (sv) * 1987-04-16 1988-12-19 Ericsson Telefon Ab L M Programminnesstyrt realtidssystem omfattande tre i huvudsak identiska processorer
JPH0731537B2 (ja) * 1987-09-11 1995-04-10 株式会社日立製作所 多重化制御装置
DE3853860D1 (de) * 1987-09-22 1995-06-29 Siemens Ag Vorrichtung zur Herstellung einer testkompatiblen, weitgehend fehlertoleranten Konfiguration von redundant implementierten systolischen VLSI-Systemen.
JPH01245335A (ja) * 1988-03-28 1989-09-29 Hitachi Ltd プログラマブルコントローラの多重化システム
US4907232A (en) * 1988-04-28 1990-03-06 The Charles Stark Draper Laboratory, Inc. Fault-tolerant parallel processing system
US4873685A (en) * 1988-05-04 1989-10-10 Rockwell International Corporation Self-checking voting logic for fault tolerant computing applications
JP2834210B2 (ja) * 1988-09-14 1998-12-09 株式会社日立製作所 リング状ネットワークにおけるメッセージ制御方法
US5084878A (en) * 1988-10-24 1992-01-28 Hitachi, Ltd. Fault tolerant system employing majority voting
US5117442A (en) * 1988-12-14 1992-05-26 National Semiconductor Corporation Methods and circuits for synchronizing signals in a modular redundant fault tolerant computer system
SE465056B (sv) * 1989-05-12 1991-07-15 Ellemtel Utvecklings Ab Foerfarande foer att undvika latenta fel i ett logiknaet foer majoritetsval av binaera signaler
DE4005546A1 (de) * 1990-02-22 1991-08-29 Gutehoffnungshuette Man Verfahren zur redundanten drehzahlregelung und vorrichtung zur durchfuehrung dieses verfahrens
US5159598A (en) * 1990-05-03 1992-10-27 General Electric Company Buffer integrated circuit providing testing interface
CA2068048A1 (en) * 1991-05-06 1992-11-07 Douglas D. Cheung Fault tolerant processing section with dynamically reconfigurable voting
JP3063334B2 (ja) * 1991-12-19 2000-07-12 日本電気株式会社 高信頼度化情報処理装置
EP0550358A3 (en) * 1991-12-30 1994-11-02 Eastman Kodak Co Fault tolerant multiprocessor cluster
US5428769A (en) * 1992-03-31 1995-06-27 The Dow Chemical Company Process control interface system having triply redundant remote field units
US5583757A (en) * 1992-08-04 1996-12-10 The Dow Chemical Company Method of input signal resolution for actively redundant process control computers
US5533188A (en) * 1992-10-19 1996-07-02 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Fault-tolerant processing system
US5613064A (en) * 1995-01-13 1997-03-18 Curtin; Keith W. Output network for a fault tolerant control system
ATE205311T1 (de) * 1995-05-11 2001-09-15 Siemens Ag Sicheres verarbeiten von sicherheitsgerichteten prozesssignalen
US5796935A (en) * 1995-07-20 1998-08-18 Raytheon Company Voting node for a distributed control system
SE9702176L (sv) * 1997-06-06 1998-12-07 Ericsson Telefon Ab L M En maskinvarukonstruktion för majoritetsval, samt test och underhåll av majoritetsval
US6178522B1 (en) 1998-06-02 2001-01-23 Alliedsignal Inc. Method and apparatus for managing redundant computer-based systems for fault tolerant computing
DE19831720A1 (de) * 1998-07-15 2000-01-20 Alcatel Sa Verfahren zur Ermittlung einer einheitlichen globalen Sicht vom Systemzustand eines verteilten Rechnernetzwerks
KR20020035476A (ko) * 1999-04-26 2002-05-11 지엠피 비젼 솔루션즈 인코포레이티드 측로 장치 및 녹내장 치료 방법
US6532550B1 (en) * 2000-02-10 2003-03-11 Westinghouse Electric Company Llc Process protection system
US6550018B1 (en) * 2000-02-18 2003-04-15 The University Of Akron Hybrid multiple redundant computer system
US6732300B1 (en) 2000-02-18 2004-05-04 Lev Freydel Hybrid triple redundant computer system
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US7867186B2 (en) 2002-04-08 2011-01-11 Glaukos Corporation Devices and methods for treatment of ocular disorders
US7708711B2 (en) * 2000-04-14 2010-05-04 Glaukos Corporation Ocular implant with therapeutic agents and methods thereof
US20040111050A1 (en) * 2000-04-14 2004-06-10 Gregory Smedley Implantable ocular pump to reduce intraocular pressure
US6638239B1 (en) * 2000-04-14 2003-10-28 Glaukos Corporation Apparatus and method for treating glaucoma
US6691225B1 (en) 2000-04-14 2004-02-10 Stratus Technologies Bermuda Ltd. Method and apparatus for deterministically booting a computer system having redundant components
US20050049578A1 (en) * 2000-04-14 2005-03-03 Hosheng Tu Implantable ocular pump to reduce intraocular pressure
US20050277864A1 (en) * 2000-04-14 2005-12-15 David Haffner Injectable gel implant for glaucoma treatment
AUPQ926800A0 (en) * 2000-08-08 2000-08-31 Loh, Pit-Kin Digital signal voting scheme
US6704887B2 (en) * 2001-03-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for improved security in distributed-environment voting
US7065672B2 (en) * 2001-03-28 2006-06-20 Stratus Technologies Bermuda Ltd. Apparatus and methods for fault-tolerant computing using a switching fabric
US7431710B2 (en) * 2002-04-08 2008-10-07 Glaukos Corporation Ocular implants with anchors and methods thereof
AU2002258754B2 (en) 2001-04-07 2006-08-17 Glaukos Corporation Glaucoma stent and methods thereof for glaucoma treatment
US6981958B1 (en) * 2001-05-02 2006-01-03 Glaukos Corporation Implant with pressure sensor for glaucoma treatment
US6928583B2 (en) * 2001-04-11 2005-08-09 Stratus Technologies Bermuda Ltd. Apparatus and method for two computing elements in a fault-tolerant server to execute instructions in lockstep
US7678065B2 (en) * 2001-05-02 2010-03-16 Glaukos Corporation Implant with intraocular pressure sensor for glaucoma treatment
WO2002089699A2 (en) * 2001-05-03 2002-11-14 Glaukos Corporation Medical device and methods of use for glaucoma treatment
US7331984B2 (en) 2001-08-28 2008-02-19 Glaukos Corporation Glaucoma stent for treating glaucoma and methods of use
DE10146695B4 (de) * 2001-09-21 2015-11-05 Bayerische Motoren Werke Aktiengesellschaft Verfahren zur Übertragung von Nachrichten zwischen Busteilnehmern
US7186232B1 (en) 2002-03-07 2007-03-06 Glaukoa Corporation Fluid infusion methods for glaucoma treatment
US7951155B2 (en) 2002-03-15 2011-05-31 Glaukos Corporation Combined treatment for cataract and glaucoma treatment
US9301875B2 (en) * 2002-04-08 2016-04-05 Glaukos Corporation Ocular disorder treatment implants with multiple opening
US20040147870A1 (en) * 2002-04-08 2004-07-29 Burns Thomas W. Glaucoma treatment kit
US20040024345A1 (en) * 2002-04-19 2004-02-05 Morteza Gharib Glaucoma implant with valveless flow bias
US7134104B2 (en) * 2003-12-05 2006-11-07 International Business Machines Corporation Method of selectively building redundant logic structures to improve fault tolerance
US20050250788A1 (en) * 2004-01-30 2005-11-10 Hosheng Tu Aqueous outflow enhancement with vasodilated aqueous cavity
US7485729B2 (en) 2004-08-12 2009-02-03 King Industries, Inc. Organometallic compositions and coating compositions
US20060222126A1 (en) * 2005-03-31 2006-10-05 Stratus Technologies Bermuda Ltd. Systems and methods for maintaining synchronicity during signal transmission
US20060222125A1 (en) * 2005-03-31 2006-10-05 Edwards John W Jr Systems and methods for maintaining synchronicity during signal transmission
JP2007124084A (ja) * 2005-10-26 2007-05-17 Sanyo Electric Co Ltd ３値パルス発生回路
US20070293807A1 (en) * 2006-05-01 2007-12-20 Lynch Mary G Dual drainage pathway shunt device and method for treating glaucoma
US7680034B2 (en) * 2006-11-03 2010-03-16 General Electric Company Redundant control systems and methods
AU2007319383A1 (en) 2006-11-10 2008-05-22 Glaukos Corporation Uveoscleral shunt and methods for implanting same
JP4957258B2 (ja) * 2007-01-15 2012-06-20 富士通株式会社 歩数計数装置および歩数計数方法
DE102007063291A1 (de) * 2007-12-27 2009-07-02 Robert Bosch Gmbh Sicherheitssteuerung
DE102008046921B4 (de) * 2008-09-12 2010-06-17 Polysius Ag Verfahren zur Überwachung des Belastungszustandes einer Mahlanlage sowie Mahlanlage mit Überwachungseinrichtung
EP2683767A1 (en) 2011-03-06 2014-01-15 King Industries, Inc. Compositions of a metal amidine complex and second compound, coating compositions comprising same
EP4193907B1 (en) 2011-09-13 2026-04-15 Glaukos Corporation Intraocular physiological sensor
US9375250B2 (en) 2012-04-09 2016-06-28 Covidien Lp Method for employing single fault safe redundant signals
US9730638B2 (en) 2013-03-13 2017-08-15 Glaukos Corporation Intraocular physiological sensor
US9592151B2 (en) 2013-03-15 2017-03-14 Glaukos Corporation Systems and methods for delivering an ocular implant to the suprachoroidal space within an eye
CN103309231A (zh) * 2013-05-31 2013-09-18 奇瑞汽车股份有限公司 一种芯片冗余的控制方法
CN105334749B (zh) * 2015-11-03 2018-06-12 北京航空航天大学 故障相关表决系统可靠性数学模型的数值解算方法
EP3409009B1 (en) * 2016-01-29 2022-12-21 Varex Imaging Corporation Row driver fault isolation circuitry for matrix type integrated circuit
FR3047854B1 (fr) * 2016-02-17 2018-03-23 Valeo Systemes De Controle Moteur Dispositif de commande d'un onduleur et systeme electrique comportant un tel dispositif de commande
CN110727194B (zh) * 2019-10-23 2025-05-13 中国工程物理研究院电子工程研究所 一种具备容错设计的多路冗余触发电路及方法
TWI785952B (zh) * 2021-12-30 2022-12-01 新唐科技股份有限公司 密碼加速器以及加解密運算的差分故障分析方法
TWI827237B (zh) * 2022-09-06 2023-12-21 新唐科技股份有限公司 密碼加速器以及加解密運算防篡改方法
EP4375781B1 (en) * 2022-11-23 2025-07-30 Hamilton Sundstrand Corporation Control system
US12330772B1 (en) * 2024-08-23 2025-06-17 Archer Aviation Inc. Fault-tolerant multi-processor systems and methods for an aircraft

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2430633A1 (fr) * 1978-07-07 1980-02-01 Sfena Systeme de commande auto-surveille, d'un processus
DE2939487A1 (de) * 1979-09-28 1981-04-16 Siemens AG, 1000 Berlin und 8000 München Rechnerarchitektur auf der basis einer multi-mikrocomputerstruktur als fehlertolerantes system
DE3036655A1 (de) * 1980-09-29 1982-05-13 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erkennung von digitalinformation bei einer digitalen informationsuebertragung, insbesondere informationsuebertragung in mobilfunk-kommunikationssystemen
US4375683A (en) * 1980-11-12 1983-03-01 August Systems Fault tolerant computational system and voter circuit

Also Published As

Publication number Publication date
US4583224A (en) 1986-04-15
EP0109602B1 (en) 1987-03-18
JPS5985153A (ja) 1984-05-17
DE3370384D1 (en) 1987-04-23
EP0109602A1 (en) 1984-05-30

Similar Documents

Publication Publication Date Title
JPS5985153A (ja) 冗長化制御装置
CN107942820A (zh) 一种高可靠性的模拟量冗余输出装置及方法
US3859513A (en) Switching and digital system
US5281857A (en) Self-checking interlock control system
JPH0731610B2 (ja) 多数決回路手段と一致回路手段と自己検査手段とを組合わせて含む装置
EP4195436A1 (en) Solid state power controllers
JPH0143321B2 (ja)
JPH03245555A (ja) プラント制御装置
JP7587470B2 (ja) 保護リレー装置
JP2970164B2 (ja) 切替回路
JPH0380303A (ja) 二重化装置
JPH05160759A (ja) 切替制御方式
SU938425A1 (ru) Резервированный генератор
SU702553A1 (ru) Устройство дл управлени отключением резервных каналов
JPS617901A (ja) デイジタル制御装置
Krstic et al. Fpga implementation of hardware voter
WO2024018578A1 (ja) 安全保護システムおよび試験方法
Lautier et al. Output consolidation
JP3259446B2 (ja) ディジタルリレーの動作試験回路
JP3880941B2 (ja) ディジタル保護継電装置
JPS60195605A (ja) プロセス制御装置
JPS6070598A (ja) 自己診断回路
JPH0420879A (ja) バウンダリィスキャン回路
JPH0326696Y2 (ja)
US5457403A (en) Fault tolerant and gate circuit