JPH0731537B2 - 多重化制御装置 - Google Patents

多重化制御装置

Info

Publication number
JPH0731537B2
JPH0731537B2 JP62226370A JP22637087A JPH0731537B2 JP H0731537 B2 JPH0731537 B2 JP H0731537B2 JP 62226370 A JP62226370 A JP 62226370A JP 22637087 A JP22637087 A JP 22637087A JP H0731537 B2 JPH0731537 B2 JP H0731537B2
Authority
JP
Japan
Prior art keywords
signal
control
output
devices
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62226370A
Other languages
English (en)
Other versions
JPS6470802A (en
Inventor
節男 有田
哲男 伊藤
知 鈴木
跡見 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62226370A priority Critical patent/JPH0731537B2/ja
Priority to EP88308284A priority patent/EP0307191B1/en
Priority to DE3855192T priority patent/DE3855192T2/de
Priority to US07/242,170 priority patent/US4989129A/en
Publication of JPS6470802A publication Critical patent/JPS6470802A/ja
Priority to US07/643,205 priority patent/US5095418A/en
Publication of JPH0731537B2 publication Critical patent/JPH0731537B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0256—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults injecting test signals and analyzing monitored process response, e.g. injecting the test signal while interrupting the normal operation of the monitored system; superimposing the test signal onto a control signal during normal operation of the monitored system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187—Voting techniques
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Safety Devices In Control Systems (AREA)
  • Hardware Redundancy (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多重化制御装置に係り、特に診断装置を有す
る多重化制御装置に関するものである。
〔従来の技術〕
一般に重要な制御システムにおいては、制御装置を多重
化により冗長化し、制御システム全体の信頼度を高める
努力がなされている。例えば、原子力プラントの原子炉
保護系は、その一例であり、制御装置を四重化し、極め
て高い信頼性を追求している。この原子炉保護装置の一
例が特開昭59−51393号公報及び特開昭61−118801号公
報に示されている。これらの公報に示された原子炉保護
装装置は、制御装置を四重化してこれらの制御装置の各
出力である制御信号を２アウトオブ４の論理構成になつ
ている多数決判定装置に入力し、多数決判定装置にて選
択された制御信号で制御対象機器を制御するものであ
る。
特開昭59−51393号公報及び特開昭61−118801号公報の
うち、前者に示された原子炉保護装置は、四重化した制
御装置のすべてを診断する診断装置を有している。具体
的には、１つの診断装置が四重化した制御装置に順次テ
スト信号を出力し、その診断装置が各制御装置の異常を
判定する。
〔発明が解決しようとする問題点〕
前述の原子炉保護装置は、四重化した制御装置の診断を
１つの診断装置によつて行つているために、この診断装
置自身が異常になると四重化された制御装置のすべてに
同時に誤つたテスト信号を出力する可能性があり、不必
要なときに制御対象機器を動作させる可能性がある。ま
た、その原子炉保護装置は、多数決判定装置、すなわち
信号選択装置の異常診断を行つていない。
本発明の目的は、テスト信号発生手段及び出力される異
常診断用のテスト信号を信号選択装置に印加させる機構
の少なくとも一方が異常になつたとしても制御対象機器
に影響を与える可能性を低下できると共に信号を選択す
る信号選択装置の異常診断ができる多重化制御装置を提
供することにある。
〔問題点を解決するための手段〕
上記の目的は、複数の制御装置毎に対応して設けられて
異常診断用のテスト信号を出力する複数のテスト信号発
生手段と、前記複数の制御装置から出力された各信号の
うちから制御対象機器を動作させる信号を選択する少な
くとも１つの信号選択装置と、信号選択装置に入力され
る信号及び信号選択装置の出力信号に基づいて信号選択
装置の異常の有無を判定する診断装置とを備えることに
よつて達成できる。
〔作用〕
複数の制御装置毎に設けられたすべての信号発生手段か
ら出力される異常診断用のテスト信号が複数の入力信号
のうちから適切な入力信号を選択する信号選択装置に入
力される構成となつているので、テスト信号発生手段の
１つ及び出力された異常診断用のテスト信号を信号選択
装置に印加させる機構（例えば、診断装置のテスト指令
信号出力手段、カウンタ出力手段の各機能）の１つの少
なくとも一方が異常になつて異常な１つのテスト信号が
信号選択装置に印加されたとしても制御対象機器に影響
が及ぶことを防止できる。また、複数の制御装置に対応
して設けられた各診断装置が信号選択装置に入力される
すべての信号と信号選択装置の出力信号に基づいて信号
選択装置の異常診断を行つているので、信号選択装置の
異常診断を容易に実施できる。
〔実施例〕
本発明の好適な一実施例である診断機能を有する多重化
制御装置を第１図に基づいて説明する。本実施例の多重
化制御装置は、三重化制御装置の例を示したものであ
る。
本実施例の三重化制御装置は、並列に配置された３つの
制御装置1A,1B及び1C、及び多数決判定装置10A,10B及び
10Cを有している。本実施例においては、制御装置1Aと
多数決判定装置10Aとが、制御装置1Bと多数決判定装置1
0Bとが、及び制御装置1Cと多数決判定装置10Cとがそれ
ぞれ対を形成している。更に、診断装置2Aは制御装置1A
と対に、診断装置2Bは制御装置1Bと対に、及び診断装置
2Cは制御装置1Cと対になるように配置されていて、すな
わち、診断装置は、制御装置の冗長化の数に対応して配
置される。
制御装置1Aは、切替スイツチSWAの固定端子4Aに接続さ
れる。切替スイツチSWAは、固定端子4A〜4C,固定端子4C
に一端が接続された可動接点4Dを有している。可動接点
4Dの他端は、固定端子4A及び4Bのいずれか一方に接続さ
れる。制御装置1B及び1Cにそれぞれ接続される切替スイ
ツチSWB及びSWCも、切替スイツチSWAと同一構成を有す
る。切替スイツチSWAの固定端子4Cに接続される配線19
A,同様に切替スイツチSWBに接続される配線19B及び切替
スイツチSWCに接続される配線19Cは、多数決判定装置10
A〜10Cにそれぞれ接続される。
多数決判定装置10Aは、第２図に示すように並列に配置
された論理構成要素であるオアゲート5A〜5C及びオアゲ
ート5A〜5Cの出力を入力するアンドゲート6Aにて構成さ
れ、２アウトオブ３の論理回路の構成となつている。オ
アゲート5Aの入力端は、配線19A及び19Bに接続されてい
る。オアゲート5Bの入力端は配線19B及び19Cに、オアゲ
ート5Cの入力端は配線19C及び19Aにそれぞれ接続されて
いる。多数決判定装置10B及び10Cも、多数決判定装置10
Aと同一構成である。多数決判定装置10A〜10Cは、２ア
ウトオブ３の論理手段である。多数決判定装置10Aの出
力端となるアンドゲート6Aの出力端は、配線20Aにて制
御対象であるバルブ13Aにつながつている。バルブ13Bは
配線20Bにて多数決判定装置10Bの出力端に、バルブ13C
は配線20Cにて多数決判定装置10Cの出力端にそれぞれ接
続されている。
多数決判定装置10Aの入力側で配線19Aに信号検出器7A
が、配線19Bに信号検出器8Aが、配線19Cに信号検出器9A
がそれぞれ第１図のように設置される。同様に、信号検
出器7B,8B及び9Bが、多数決判定装置10Bの入力側で、信
号検出器7C,8C及び9Cが多数決判定装置10Cの入力側で、
第１図に示すように配線19A〜19Cにそれぞれ設置され
る。多数決判定装置10A〜10Cの出力端に接続される配線
20A〜20Cにも、信号検出器11A〜11Cがそれぞれ設置され
ている。更に、多数決判定装置10Aに、オアゲート5A〜5
Cの各出力端に、信号検出器12A〜12Cが第２図に示すよ
うに設置されている。これらの信号検出器12A〜12Cは、
多数決判定装置10B及び10Cにも設けられている。前述の
各信号検出器としては、信号検出点での電位を直接測定
するもの、またはカレントトランスを用いて信号検出点
を流れる電流を非接触にて測定するものがある。後者の
非接触式のカレントトランスを用いた信号検出器を利用
することが望ましい。何故ならば、カレントトランスを
用いた信号検出器は、測定対象の信号が交流電流及び直
流電流の信号であつても測定が可能である。更には、非
接触式であるが故に、信号検出器が故障しても制御系に
何らその影響を与えない、すなわち三重化制御装置にと
つてコモンモードにならないという効果がある。非接触
式の信号検出器としては、例えば「センサ・インターフ
エーシングNo.3,p111〜116,昭和62年２月10日第６版発
行」に示されているCT電流センサを用いることが望まし
い。特にこのCT電流センサは、無電源型であるので、コ
モンモードをなるべく減したい三重化制御装置にとつて
は好都合な信号検出器である。
信号検出器12A〜12Cは、多数決判定装置10Aを構成する
論理構成要素（オアゲート5A〜5C）の出力信号を検出す
る手段であり、17Aで示す検出信号を出力する。信号検
出器11Aも、多数決判定装置10Aを構成する１つの論理構
成要素（アンドゲート6A）の出力信号を検出する手段で
あり、18Aで示す検出信号を出力する。信号検出器7A〜9
Aは、配線19A〜19Cを介して多数決判定装置10Aに入力さ
れる３つの信号（信号a,b及びｃ）を検出し、16Aで示す
検出信号を出力する。検出信号16A,17A及び18Aは、診断
装置2Aに伝えられる。同様に、多数決判定装置10B内の
信号検出器12A〜12C、信号検出器11B及び多数決判定装
置10Bの入力側にある信号検出器7B〜9Bの各各から出力
された検出信号16B,17B及び19Bは、診断装置2Bに伝えら
れる。多数決判定装置10C内の信号検出器12A〜12C,信号
検出器11C及び多数決判定装置10Cの入力側にある信号検
出器7C,8C及び9Cから出力された各検出信号16C,17C及び
18Cは、診断装置2Cに入力される。
診断装置2Aは、マイクロプロセツサ（マイクロコンピユ
ータ）にて構成され、第３図に示すようにROM24,CPU25,
RAM26,出力手段27及び入力手段28を有している。これら
の手段は、アドレスバス29及びデータバス30にて連絡さ
れている。入力手段28は、検出信号16A〜18Aを入力す
る。ROM24は、第４図に示す処理手順及び第５図に示す
正常時における各検出信号の状態を記憶している。CPU2
5は、第５図の処理手順に基づいて演算処理を実行す
る。RAM26は、入力手段28にて入力したデータ及び演算
結果を一時的に記憶する。出力手段27には、配線3A,21A
及び22Bが接続されている。配線3Aは、表示装置23に接
続されており、診断装置10Aによる異常判定結果の情報
を表示装置23に伝える。配線21Aは、切替スイツチSWAの
固定端子4Bに接続され、テスト信号Ｓを伝える。配線22
は、切替スイツチSWAに接続され、テスト指令信号CHを
伝える。
他の診断装置2B及び2Cも、診断装置2Aと同じ構成を有
し、後述する診断装置2Aと同じ機能を有している。配線
3B,21C及び22Bが、診断装置2Bの出力手段27に接続され
ている。配線3Bは表示装置23に、配線21Bは切替スイツ
チSWBの固定端子4Bに、及び配線22Bは切替スイツチSWB
にそれぞれ連絡される。表示装置23に接続される配線3
C,切替スイツチSWCの固定端子4Bに接続される配線21C及
び切替スイツチSWCに接続される配線22Cは、診断装置2C
の出力手段28に連絡される。配線3B及び3Cによつて伝送
される信号は配線3Aによる伝送信号と同じである。ま
た、配線21B及び21Cの伝送信号は配線21Aのそれと、配
線22B及び22Cによる伝送信号は配線22Aのそれと同じで
ある。
本実施例の三重化制御装置の作用について説明する。三
重化されている制御装置，診断装置，切替スイツチ及び
多数決判定装置10Aの各機能は同じであるので、第１図
の最上段に示されている各装置に基づいて本実施例の作
用を説明する。
制御装置1Aは、図示されていないが、プラントに設けら
れたセンサの計測信号を出力して、制御対象であるバル
ブ13A〜13Cの開度を制御する信号ａを出力する。切替ス
イツチSWAは、後述する診断装置2Aから出力されるテス
ト指令信号CHが入力されない限り、可動接点4Dが固定端
子4Aに接続されている。このため、制御装置1Aから出力
された信号ａは、切替スイツチSWA及び配線19Aを介して
多数決判定装置10Aに入力される。同様に、制御装置1B
から出力された信号ｂは、切替スイツチSWB及び配線19B
を介して多数決判定装置10Aに入力される。制御装置1C
から出力された信号ｃも，切替スイツチSWC及び配線19C
を介して多数決判定装置10Aに入力される。信号ａ〜ｃ
は、同時に多数決判定装置10B及び10Cにも入力される。
信号ａ〜ｃは、デジタル信号であつて論理“1"になつた
時に制御対象機器であるバルブ13A〜13Cを開状態にし、
論理“0"になつた時にバルブ13A〜13Cを閉状態にする。
多数決判定装置10Aは、入力した３つの信号のうち少な
くとも２つの一致した信号を正しい制御信号であると選
択して出力する一種の信号選択手段である（多数決判定
装置10B及び10Cも同様）。すなわち多数決判定装置10A
は、入力した信号ａ〜ｃのうち少なくとも２つの信号が
論理“1"であれば論理“1"を選択して論理“1"を、また
それらの信号のうち少なくとも２つが論理“0"であれば
論理“0"を選択してこれを操作信号としてバルブ13Aに
出力する。バルブ13Aは、多数決判定装置10Aから出力さ
れた信号が論理“1"であれば開され論理“0"であれば閉
させる。ここで、多数決判定装置10A〜10Cは、入力信号
のうちで制御対象機器を動作させる信号（例えば多数を
占める信号）を選択し、この動作信号が選択されたとき
に制御対象機器を操作する操作信号を出力する一種の信
号選択装置である。
以上の動作が本実施例の三重化制御装置の通常の制御動
作である。以下に三重化制御装置の多数決判定装置10A
〜10Cの異常の有無を診断する機能について述べる。こ
のような異常の有無の診断は、診断装置2A〜2Cによつて
行われる。診断装置2Bによる処理手順は、後述する第４
図の処理手段の信号16A〜18Aを信号16B〜18Bに替えたも
のである。診断装置2Cによる処理手順は、第４図の処理
手順の信号16A〜18Aを信号16C〜18Cに替えたものであ
る。
診断装置2Aは、ROM24に記憶している第４図に示す処理
手順に基づく処理をCPU25が実行する。CPU25は、まず、
三重化制御装置（具体的には多数決判定装置，診断装
置）異常診断用のテスト信号“0"を出力し、テスト指令
信号CHを出力する（ステツプ31）。論理“0"のテスト信
号Ｓを出力することは、後述する異常診断用のパルス状
の制御装置Ｓを出力しない状態である。論理“0"のテス
ト信号Ｓは、配線22Aを通して切替スイツチSWAの固定端
子4Bに伝えられる。この状態で、切替スイツチSWAは、
配線22Aを通して入力するテスト指令信号CHに基づいて
可動接点4Dの接続端子を固定端子4Aから固定端子4Bに切
替える。テスト指令信号CHの出力が停止されると、切替
スイツチSWAの可動接点4Dは固定端子4Aに接続される。
テスト指令信号CHによつて可動接点4Dが固定端子4Bに接
続されている時間は、後述のパルス状のテスト信号Ｓの
時間幅T0と同じである。これは、制御装置1A〜1Bの制御
信号（論理“1"）によりバルブ13Aが開されているとき
に、信号ａ〜ｃに含まれた論理“0"のテスト信号Ｓが重
つたとしても、バルブ13Aを閉させないためである。テ
スト指令信号CHを入力した切替スイツチSWAは、制御装
置1Aからの出力信号に替えて論理“0"のテスト信号Ｓを
信号ａとして配線19Aに出力する。この信号ａは、多数
決判定装置10B及び10Cにも伝えられる。診断装置2Aは、
ステツプ32により、以下のデータを取込む。信号検出器
7A〜9Aにて測定された検出信号16A,多数決判定装置10A
に設けられた信号検出器12A〜12Cから出力された検出信
号17A及び信号検出器11Aから出力された信号18Aが、入
力手段28及びデータバス30により、一且RAM26内に取込
まれる。これらの検出信号16A〜18Aは、同時に診断装置
2Aの入力手段28に取込まれる。CPU25は、入力した信号1
6A〜18Aと第５図に示す多数決判定装置10Aの正常状態に
おける各信号の出力パターン（No.1〜８に示すパター
ン）を比較する（ステツプ33）。次に、多数決判定装置
10Aの異常の有無の判定が行われる（ステツプ34）。例
えば、信号検出器7A〜9Aの検出信号（多数決判定装置の
入力）がNo.1のパターンの如くすべて論理“0"であると
きに、信号検出器12A〜12C及び18Aの検出信号（多数決
判定装置10Aを構成する各論理構成要素の出力）がすべ
て論理“0"であれば多数決判定装置10Aは異常がなく正
常に機能している。もし、信号検出器12Bの検出信号が
論理“1"であれば、第５図のNo.1のパターンと一致しな
いので、ステツプ34にて多数決判定装置10Aのオアゲー
ト5Bが異常であると判定される。また、他の例として、
信号検出器11Aの検出信号18Aが論理“1"であれば、No.1
のパターンと一致しないので多数決判定装置10Aのアン
ドゲート6Aが異常であると判定される。ステツプ34にて
異常有りと判定された場合には、多数決判定装置10Aの
異常箇所を出力手段27及び配線3Aを介して表示装置23に
伝えられる（ステツプ36）。表示装置23は、多数決判定
装置10Aの異常箇所を表示する。ステツプ36では、警報
も出力される。
ステツプ34にて正常であると判定された場合にはステツ
プ35の処理に移行する。ステツプ35の処理によつて、診
断装置2Aの出力手段27から配線21Aを通してパルス状
（“0"→“1"→“0"）のテスト信号Ｓが、配線22Aを通
してテスト指令信号CHが切替スイツチSWAに伝えられ
る。切替スイツチSWAは、各多数決判定装置に対してそ
のパルス状のテスト信号Ｓを信号ａとしてそれぞれ出力
する。ステツプ32Aは、ステツプ32と同様に各信号検出
器にて検出された検出信号16A〜18Aを同時に入力（同じ
時刻に検出された各信号を入力）してRAM26に記憶す
る。同時に、ステツプ32Aにおいて、パルス状のテスト
信号Ｓが出力された後における検出信号16A〜18Aの入力
回数をカウントし、RAM26に記憶する。次のステツプ37
では、入力した３つの信号16A、すなわち信号検出器7A
〜9Aから出力された各信号16Aについて前回に入力した
時に比べて変化しているか否かを検出し、変化した信号
16AをRAM26に記憶する。変化した信号16Aの代りに変化
しない信号16AをRAM26に記憶してもよい。ステツプ33A
及び34Aは、前述のステツプ34及び35と同様な処理が行
われる。ステツプ37の処理は、ステツプ34Aの後で実行
してもよい。
ステツプ38では、ステツプ32AにてRAM26に記憶された検
出信号16A〜18Aの入力回数とあらかじめ設定されている
回数とを比較し、信号入力回数が所定の回数に達したか
否かを判定する処理が実行される。信号入力回数が所定
の回数に達していない場合には、ステツプ32A,37,33A,3
4A及び38の処理を繰返えす。ステツプ38にて信号入力回
数が所定の回数に達したと判定されたときには、ステツ
プ39の処理が行われる。すなわち、ステツプ37にて検出
されてRAM26に記憶されている３つの信号16Aのうちで変
化しない信号があるか否かが判定される。これは、実質
的には、パルス状のテスト信号Ｓを出力する各診断装置
2A〜2Cのうちで変化しないテスト信号Ｓを常に出力して
いる異常な診断装置の有無を判定することになる。この
理由については、後で詳細に説明する。検出信号の入力
回数が所定の回数に達するまでに、３つの信号16Aがす
べて変化した場合には、診断装置2A〜2Cがすべて正常に
機能していることを意味し、ステツプ31の処理に戻つて
以降の各ステツプの処理が順次実行される。ステツプ39
にて、変化しない信号16Aがあると判定された場合に
は、その変化しない信号16Aを検出している信号検出器
（信号検出器7A,8A,9Aの少なくとも１つ）が設けられて
いる配線（配線19A〜19Cの少なくとも１つ）にテスト信
号Ｓを出力する診断装置の異常を表示装置23に表示する
（ステツプ40）。
第４図に示す処理手順は、診断装置2B及び2Cにおいても
実行される。診断装置2A,2B及び2Cがパルス状のテスト
信号を印加することによつて、切替スイツチSWA,SWB及
びSWCより第６図に示すようなパルス状のテスト信号を
含む信号a,b及びｃが出力される。第６図においては、
切替スイツチSWA,SWB及びSWCが可動接点4Dが固定端子4A
に接続されているときに該当する制御装置1A,1B及び1C
から出力される論理“1"の制御信号が省略されている。
診断装置2A,2B及び2Cは、非同期で動作してテスト信号
Ｓ及びテスト指令信号CHを出力する。従つて、各切替ス
イツチから出力される信号a,b及びｃは、診断装置2A,2B
及び2Cから出力された異なる周期（時間幅がT1,T2及びT
3）のパルス状のテスト信号Ｓを含んでいる。パルス状
のテスト信号Ｓは、時刻t3で示すように信号a,b,cの各
テスト信号が重なつたとしても制御対象機器（本実施例
ではバルブ13A〜13C）が動作しない時間幅（本実施例の
制御対象機器の場合には100ms以下）T0を有するパルス
信号である。第６図に示す各信号は、各診断装置から出
力されたパルス状のテスト信号が切替スイツチの操作に
より印加された状態を示し、切替スイツチの可動接点4D
が制御装置に連絡されている固定端子4Aに接続されたと
き（２つのパルス状テスト信号の間の状態）に制御装置
から出力される論理“1"の制御信号を省略したものであ
る。更には、第６図の各信号は、２つのパルス状テスト
信号の間では制御装置から論理“1"の制御信号が出力さ
れていない状態、すなわち論理“0"の制御信号のみが出
力されている状態をも示している。ステツプ31にて出力
された論理“0"のテスト信号は、第６図のパルス状のテ
スト信号の前に出力される。
第６図においては、信号ａ〜ｃにおけるパルス状のテス
ト信号の周期は信号ｃの周期T3が最も短かい。信号ｃに
おける２つのパルス状のテスト信号Ｓが出力される時間
の間隔（周期T3）は、第４図の処理手順のステツプ35か
ら次のステツプ35までの一連の各ステツプの処理ができ
るように設定されている。ステツプ31及び35におけるテ
スト信号Ｓ及びテスト指令信号CHは、第３図の診断装置
2Aに示されていないが、後述の第８図の構成に示すパル
ス発信器、カウンタが設けられており、カウンタにて検
出された所定のパルス数の間隔で診断装置から出力され
る。ステツプ32及び32Aによる信号16A〜18Aの入力も、
カウンタ（別のカウンタ）にて検出された所定のパルス
数の間隔により実行される。上記のカウンタの出力は、
データバス30を介してCPU26に入力される。
診断装置による診断装置の異常判定について詳細に説明
する。診断装置2Aから周期T1にて出力されたパルス状の
テスト信号Ｓを含む信号ａは、信号検出器7B及び7Cによ
つて検出され診断装置2B及び2Cに入力される。従つて、
診断装置2B及び2Cも入力した信号ａがステツプ32Aによ
る信号16A〜18Aの入力回数が所定回数に達するまで論理
“0"から論理“1"に変化（または逆の変化）したか否か
を判定することによつて診断装置2Aの異常を判定でき
る。診断装置2Aの異常としては、ROM24,CPU25,出力手段
27及びデータバス30等の異常が考えられる。このような
診断装置2Aの異常判定が、診断装置2A自身で行えること
は言うまでもないことである。ステツプ38（第４図）で
信号入力回数が所定回数に達したと判定されることは、
パルス状のテスト信号Ｓが出力された後、所定時間を経
過したことを意味している。診断装置2Aからテスト信号
が出力されない場合には、信号検出器7Aは制御装置1Aの
出力信号を検出して診断装置2Aに入力する。診断装置2A
は、入力した信号検出器7Aの出力信号がテスト信号が制
御信号かを判定することはできない。しかしながら、一
般に、制御装置1Aは、過渡状態を除いた定常状態では論
理“0"または“1"を連続して出力する。このような制御
装置1Aの出力である制御信号が定常状態になつていると
きに診断装置の異常を判定できる。以上のことは、制御
装置1B及び1C及び診断装置2B及び2Cに対してもあてはま
ることである。
本実施例の各診断装置は、テスト信号Ｓのみの状態にお
ける信号16A〜18Aの入力だけではなく制御装置1A〜1Cの
出力である制御信号のみの状態または制御信号及びテス
ト信号の混在状態における信号16A〜18Aの入力によつて
も第５図の各パターンに基づいて多数決判定装置10A〜1
0Cの異常の有無及び異常箇所を検出できる。
本実施例の診断装置2A〜2Cは、対応する制御装置1A〜1C
に代つてテスト信号を出力するものである。このような
テスト信号の出力により、診断装置2A〜2Cは、第５図に
示すNo.1〜８のすべてのパターンを構成するような検出
信号16A〜18Aを入力することができ、多数決判定装置10
A〜10Cのあらゆる入力信号の形態に対して多数決判定装
置10A〜10Cの異常の有無、すなわち、それらを構成する
各論理構成要素の異常の有無を判定することが可能にな
る。本実施例において、多数決判定装置の異常判定は、
制御装置1A〜1Cの出力信号によつても行うことができる
が、制御装置1A〜1Cの出力信号の形態が実質的に制限さ
れるので、前述のすべてのパターンに対して行うことが
できない。
本実施例では、各多数決判定装置と各制御対象機器（バ
ルブ）との間に異常診断時に多数決判定装置の出力をバ
ルブではなく診断装置に切替える切替スイツチ（例えば
切替スイツチSWA〜SWC）を設ける必要がないので、三重
化制御装置の構造が単純になる。
また３つの診断装置は互いに独立して制御装置毎に設け
られているので、１つの診断装置が異常状態になつて
（CPU25,バス30、出力手段27及び図示されていないが前
述のカウンタ等の少なくとも１つの故障、後述の第８図
の機能的な表現においては、テスト信号発生手段J1,テ
スト指令信号出力手段J2,カウンタ手段J3及び出力手段J
9,J10等の少なくとも１つの故障）異常なテスト信号が
多数決判定装置に入力されたとしても、制御対象機器が
その異常状態に影響される確率が著しく低下する。これ
は、本実施例における診断装置が３つの制御装置1A〜1C
のすべてに対してコモンモードを形成していなく、１つ
の多数決判定装置に他の正常な２つの信号（故障してい
ない２つの診断装置（本実施例において、具体的には診
断装置のテスト信号発生手段）から出力された各テスト
信号及び故障していない２つの診断装置の出力信号が入
力される対応の２つの切替スイツチに接続された２つの
制御装置から出力された各制御信号のうちの２つの信
号）が入力されることにも起因している。バス30,出力
手段27及びカウンタ等は異常診断用のテスト信号を信号
選択装置である多数決判定装置に印加させる機構であ
る。
本実施例は、パルス状のテスト信号Ｓの時間幅T0が前述
したように制御対象機器が動作しない時間幅であるの
で、１つの診断装置が故障しても制御対象機器が動作し
ない。
本実施例は、診断装置2A〜2Cの各々から出力されるパル
ス状のテスト信号Ｓの出力周期が異なつているので、第
６図に示すような種々のパルス状のテスト信号Ｓの組合
せ状態を得ることができ、第５図に示す各パターンにお
ける診断が容易にできる。
前述の多数決判定装置及び診断装置の異常判定は、三重
化制御装置が制御動作可能な状態にあるとき及び三重化
制御装置が保守点検状態にあるときのいずれの場合でも
実施できる。
各診断装置及び各制御装置は非同期で作動するので、同
期を取ることによるコモンモードの形成が解消される。
これにより三重化制御装置の信頼性が著しく向上する。
本実施例は、いろいろなコモンモードの形成が解消でき
るので三重化制御装置の信頼性を著しく向上できる。
本実施例は論理“1"でバルブ13A〜13Cを開状態にし論理
“0"で閉状態にしているが、論理“0"でバルブを開状態
にし論理“1"でバルブを閉状態にすることも可能であ
る。この場合には、前述した実施例において論理“0"と
論理“1"を逆にすればよい。
多数決判定装置10Aの代りに第７図に示す多数決判定装
置10A1を用いてもよい。多数決判定装置10B及び10Cにつ
いても同様である。多数決判定装置10A1は、アンドゲー
ト6B,6C及び6D及びオアゲート5Dにて構成される。オア
ゲート5Dは、アンドゲート6B,6C及び6Dの出力を入力す
る。信号検出器12A,12B及び12Cは、アンドゲート6B,6C
及び6Dのそれぞれの出力を検出する。オアゲート5Dの出
力端は、配線20Aに接続される。配線19A〜19Cも、第７
図のように各アンドゲートの入力端に接続される。
多数決判定装置10Aの３つのオアゲートの出力端をワイ
ヤで接続してアンドゲートの機能（ワイヤード論理によ
るアンドゲート）をアンドゲート6Aの代りに構成すると
きには、このワイヤード論理によるアンドゲートの異常
診断は不要となる。従つて、信号検出器11Aが不要にな
る。
第１図の実施例の診断装置2Aの機能を示すと第８図のよ
うになる。これは、診断装置2B及び2Cについても同じで
ある。診断装置2Aを機能的に表現した診断装置2A′にお
いては、パルス発信手段J4から出力されたパルスは、カ
ウンタ手段J3にてカウントされる。カウンタ手段J3は、
第１の所定カウント数になると、テスト信号発生手段J1
及びテスト指令信号出力手段J2に信号を出力する。テス
ト発生手段J1及びテスト指令信号出力手段J2は、前述の
信号を入力してテスト信号Ｓ及びテスト指令信号CHを出
力手段J9及びJ10を介して配線21A及び22Aに出力する。
入力手段J8は、カウンタ手段J3がパルスが第２所定カウ
ント数に達したときに出力する信号を入力することによ
つて検出信号16A〜18Aを入力する。入力された検出信号
16A〜18Aは、一且、メモリ手段J7に記憶される。メモリ
J7に記憶された検出信号16A〜18Aの各データは、多数決
判定装置の異常判定手段J5にて第５図に示す各パターン
と比較され、多数決判定装置10の異常の有無が判定され
る。更に診断装置の異常判定手段J6は、所定の期間内に
入力した３つの信号16Aのうちで変化しない信号16Aがあ
るか否かを検出し、所定期間内で変化していない信号16
Aがある場合に前述したように該当する診断装置が異常
であると判定する。異常判定手段J5及びJ6にて得られた
各異常判定結果は、出力手段J11を介して表示装置23に
出力される。診断装置2B及び2Cも、診断装置2A′のよう
な機能をも有している。
診断装置2AのCPU26にて実行される第４図の処理手順の
うちで、ステツプ31及び35の「テスト信号の出力」の機
能がテスト信号発生手段J1に、ステツプ31及び35の「テ
スト指令信号の出力」の機能がテスト指令信号出力手段
J2に、ステツプ33,34,36,33A,34Aの機能が異常判定手段
J5に、及びステツプ37,38,39,40及びステツプ32Aの「入
力数のカウント」の機能が異常判定手段J6にそれぞれ該
当する。すなわち、CPU26は、以上に述べた各手段の機
能を有しているといえる。更に、診断装置2AのRAM26が
メモリJ7に、入力手段28が入力手段J8に、出力手段27が
出力手段J9〜J11にそれぞれ該当する。図示されていな
いのがROM24に対応するメモリ（例えば第５図のパター
ンを記憶）も存在する。テスト信号発生手段とテスト指
令信号検出手段の機能が共に診断装置2A′内に存在する
ので、それらの同期が容易にとれる。
第８図に示す診断装置2A′の各手段をそれぞれハード構
成にすることも可能である。このようにハード構成にし
た診断装置2A′を第１図の診断装置2A〜2Cの代りに用い
たとしても、第１図の実施例と同じ効果を得ることがで
きる。診断装置2A′の各手段をハード構成にした場合に
診断装置2A′の異常判定で異常でわかる部分は、J1〜J
4,J9及びJ10の各手段である。
本発明の他の実施例である三重化制御装置を第９図に基
づいて述べる。本実施例は、ラツチ装置41A〜41Cを設け
た点が、第１図の実施例と大きく異なるところである。
第１図の実施例と異なる部分について説明する。
ラツチ装置41〜41Cは同じ構成を有しており、代表して
ラツチ装置41Aの構造を第10図により説明する。ラツチ
装置41Aは、ラツチ回路42A〜42H及びアンドゲート43か
ら構成される。ラツチ回路42A〜42Hの各々は、フリツプ
フロツプにて構成される。ラツチ回路42Aは信号検出器7
A,ラツチ回路42Bは信号検出器8A,ラツチ回路42Cは信号
検出器9A,ラツチ回路42Dは信号検出器12A,ラツチ回路42
Eは信号検出器12B,ラツチ回路42Fは信号検出器12C及び
ラツチ回路42Hは信号検出器11Aにそれぞれ接続されてい
る。更に、信号検出器12A〜12Cは、アンドゲート43の入
力端にも接続されている。アンドゲート43の出力端は、
ラツチ回路42Gに接続される。ラツチ装置41Bのラツチ回
路42A〜42Cは信号検出器7B〜9B及びラツチ回路42Hは信
号検出器11Bに接続される。ラツチ装置41Cのラツチ回路
42A〜42Cは信号検出器7C〜9B及びラツチ回路42Hは信号
検出器11Cに接続される。ラツチ装置41B及び41Cのラツ
チ回路42E〜42Gは、ラツチ装置41Aと同様に信号検出器
に接続される。
マイクロプロセツサにて構成される本実施例の診断装置
2A1〜2C1は、診断装置2A〜2Cとほとんど同じである。第
11図に示す診断装置2A1で述べると、異なる部分は、バ
ス30Aが設けられていることと、配線3A,21A,22A,44A及
び45Aが接続されている出力手段27Aを有していることで
ある。新たに設けられた配線44A及び45Aは、ラツチ装置
41Aの各ラツチ回路42A〜42Hに接続される。診断装置2B1
の出力手段27Aに接続された配線44B及び45Bは、ラツチ
装置41Bのラツチ回路42A〜42Hに接続される。診断装置2
C1の出力手段27Aに接続された配線44C及び45Cは、ラツ
チ装置41Cのラツチ回路42A〜42Hに接続される。ラツチ
装置41A〜41Cのラツチ回路42A〜42Hの出力端は、診断装
置2A1〜2C1の入力手段28に接続される。
ここで、ラツチ装置41A〜41Cの機能を、ラツチ装置41A
を例に取つて説明する。ラツチ装置41Aを構成するラツ
チ回路42Aは、接続された信号検出器7Aからの検出信号1
6A1を入力し、この入力された検出信号が変化した時に
この変化のエツヂ（例えば“0"→“1"）を利用して変化
後における検出信号の状態を保持する。ラツチ回路42A
は、後述するロード信号L0の入力によつて取込まれた検
出信号の状態を記憶する。また、ラツチ回路42Aは、配
線44Aを通して診断装置2A1から出力されるリセツト信号
RIの入力によつて記憶している信号を“0"にリセツトす
る。このようなラツチ回路42Aの機能は、ラツチ回路42B
〜42Hも同様に有している。ラツチ回路42B及び42Cは、
信号検出器8A及び9Aから出力された検出信号16A1を、ラ
ツチ回路42D〜42Fは対応する信号検出器12A〜12Cから出
力された検出信号17A1を、及びラツチ回路42Hは信号検
出器11Aから出力された検出信号18A1をそれぞれ入力す
る。信号検出器12A〜12Cから出力された各検出信号17A1
は、アンドゲート43に入力される。アンドゲート43の出
力は、ラツチ回路42Gに入力される。ラツチ回路42A〜42
Cに記憶されている検出信号16A1である各ラツチ回路の
各検出信号16A,ラツチ回路42D〜42Gに記憶されている信
号である各ラツチ回路の各出力信号17A及びラツチ回路4
2Hに記憶されている信号（ラツチ回路42D〜42Fでは検出
信号17A1及びラツチ回路42Gではアンドゲート43の出力
信号であるラツチ回路42Hの出力信号18Aは、診断装置2A
1の入力手段28に入力される。
16B1及び16C1は信号検出器7B〜9B及び7C〜9Cの出力であ
る検出信号、17B1及び17C1は多数決判定装置10B及び10C
の信号検出器12A〜12Cの出力である検出信号、及び18B1
及び18C1は信号検出器11B及び11Cの出力である検出信号
である。16B及び16Cはラツチ装置41B及び41Cのラツチ回
路42A〜42Cに記憶されている信号、17B及び17Cはラツチ
装置41B及び41Cのラツチ回路42D〜42Gに記憶されている
信号、及び18B及び18Cはラツチ装置41B及び41Cのラツチ
回路42Hに記憶されている信号である。
本実施例における通常の制御動作は、第１図の実施例と
同じである。また診断装置2A1〜2C1の働きによつて、第
１図の実施例と同様に第６図に示すようなパルス状のテ
スト信号Ｓを含む信号ａ〜ｃが切替スイツチSWA,SWB及
びSWCから出力される。診断装置2A1〜2C1は、非同期状
態にある。
本実施例の診断装置2A1〜2C1による診断処理の内容を診
断装置2A1を例に取つて述べる。診断装置2B1及び2C
1も、診断装置2A1と同じ処理を行う。診断装置2A1は、
それに設けられたROM24に記憶している第12図及び第13
図に示す処理手順に基づく処理をCPU25が実行する。診
断装置2B1及び2C1にてそれぞれ実行される処理手順は、
第12図及び第13図の信号16A〜18Aを前者で信号16B〜18B
に、後者で信号16C〜18Cに替えたものである。
CPU25は、まずステツプ31を実行する。これによつて論
理“0"のテスト信号Ｓが切替スイツチSWAから配線19Aに
出力される。この論理“0"のテスト信号Ｓは、配線19A
を介して多数決判定装置10A〜10Cに伝えられる。切替ス
イツチSWB及びSWCから出力された信号ｂ及びｃ（それぞ
れテスト信号または制御装置から出力された制御信号を
含む）も、多数決判定装置10A〜10Cに入力される。
検出信号16A1,17A1,及び18A1は、ラツチ装置41A内の該
当するラツチ回路42A〜42F及び42H及びアンドゲート43
に入力される。配線19Aに論理“0"のテスト信号Ｓが出
力されることによつて、ラツチ回路42A,42D,42F,42G及
び42Hに入力される信号が変化した場合には、前述した
ように該当する各ラツチ回路は変化した信号の新たな状
態を記憶する。これらの各ラツチ回路は記憶した新たな
信号を診断装置2A1の入力手段28に出力する。他のラツ
チ回路42B,42C及び42Eは、配線19Bまたは19Cによつて伝
えられる信号が変化しない限りは、すでに記憶している
信号をそのまま上記の入力手段28に出力する。
CPU25は、ステツプ32により信号16A〜18Aを入力し、デ
ータバス30を介してRAM26に記憶する。その後、CPU25
は、信号16A〜18Aを入力したことを確認し（検出し）リ
セツト信号RIを出力する（ステツプ46）。リセツト信号
RIは、バス30A,出力手段27A及び配線44Aを介してラツチ
装置41Aのラツチ回路42A〜42Hに伝送され、ラツチ回路4
2A〜42Hに記憶している信号を“0"にクリアする。
第１図に示す実施例と同様に、入力した信号16A〜18Aと
第５図に示す多数決判定装置10Aの正常状態における出
力パターンとが比較され（ステツプ33）、多数決判定装
置10Aを構成する各論理構成要素の異常の有無が判断さ
れる（ステツプ34）。ステツプ34で異常有りと判定され
た場合には、表示装置23にその異常の内容（異常箇所
等）を出力する（ステツプ36）。
診断装置2A1は、ラツチ回路42D〜42Fの出力及びラツチ
回路42Gの出力を信号17Aとして入力している。アンドゲ
ート43の出力を入力するラツチ回路42Gを設けている理
由について述べる。２アウトオブ３の論理構成である多
数決判定装置10Aは、オアゲート5A〜5Cのすべての出力
が論理“1"になつたときにのみ論理“1"を出力する。従
つて、多数決判定装置10Aは、第６図の時間t1,t2及びt4
において論理“1"の信号を出力することはない。しかし
ながら、時間t4ではラツチ回路42D〜42Fは、すべて論理
“1"を記憶している。これは、第６図に示すように極め
て短かい時間T4の間に各診断装置におけるステツプ31の
処理により切替スイツチSWA,SWB及びSWCから時間的にず
れているテスト信号Ｓが出力されるためである。ラツチ
回路42D〜42Fは、少なくとも時間t4では論理“1"の信号
を診断装置10Aに出力する。一方、ラツチ回路42Hは、時
間t4では論理“0"を記憶している。これは、期間T4にお
いて多数決判定装置10Aのアンドゲート6Aが論理“0"の
信号を出力するためである。このため、診断装置2A1で
は時間t4でラツチ回路42A〜42F及び42Hの出力を入力し
ただけでは正常に機能しているアンドゲート6Aが異常で
あると誤判断してしまう。このような誤判断を防止する
ために、ラツチ装置41A内にアンドゲート43及びラツチ
回路42Gを設けているのである。アンドゲート43は、オ
アゲート5A〜5Cの出力が同時に論理“1"を出力したとき
に論理“1"を出力する。従つて、アンドゲート43の出力
を入力するラツチ回路42Gは、オアゲート5A〜5Cが同時
に論理“1"を出力したときに論理“1"を診断装置2A1に
出力する。診断装置2A1は、ラツチ回路42D〜42Fがすべ
て論理“1"を出力する場合、ラツチ回路42Gの出力が論
理“1"であるときに多数決判定装置10Aの異常診断を行
いラツチ回路42Gの出力が論理“0"であるときにその異
常診断を行わない。
ステツプ34にて多数決判定装置10Aが正常であると判断
された場合には、ステツプ47の処理に移行する。ステツ
プ47は、ラツチ回路42A〜42Cの各出力信号（37の信号16
A）が論理“0"であるか否かを判定する。ステツプ47に
て否と判定された場合には、ステツプ35の処理に移行す
る。その後、ステツプ32A,46B37,33A,34A,38及び39の処
理が順次実行される。ステツプ46Bは、ステツプ46と同
じ処理である。第13図におけるステツプ35以降の処理の
うちステツプ46Bを除く他の各ステツプは、第４図の同
じ符号のステツプと同じ処理を実行する。ステツプ39で
変化しない信号16Aがあると判定された場合にはステツ
プ40にその信号がないと判定された場合にはステツプ31
に処理が移行する。
ステツプ47にて３つの信号16Aが論理“0"であると判定
された場合には、CPU25はロード信号L0を出力する（ス
テツプ48）。このロード信号L0は、バス30,出力手段27A
及び配線45Aを介してラツチ装置41Aの各ラツチ回路に出
力される。ラツチ装置41Aのすべてのラツチ回路は、ロ
ード信号L0の入力によつて該当する検出信号16A1,17A1
及び18A1を取込み記憶する。ラツチ回路42Gは、アンド
ゲート43の出力を取込む。その後、ステツプ32Bが実行
される。ロード信号L0によつて強制的に各ラツチ回路に
信号を取込む理由について述べる。信号a,b及びｃの３
つが論理“0"の場合にも、多数決判定装置41Aの各論理
構成要素が正常に動作しているか否かを判定するため
に、診断装置2A1はロード信号L0によつて各ラツチ回路4
2A〜42Hの出力を取込んでいる。すなわち、ラツチ回路4
2A〜42Hはリセツト信号RIによつて“0"にクリアされる
ので、信号16A1が論理“0"である場合にはラツチ回路に
記憶されている状態が変化しない。従つて、ラツチ装置
41Aの各ラツチ回路の出力が“0"である場合には、信号1
6A1の論理“0"の影響ではなくリセツト信号RIによる影
響を受けている可能性がある。このため、ロード信号L0
によつて強制的にラツチ回路42A〜42Hに信号を新たに取
込むことはリセツト信号RIによつて各ラツチ回路がクリ
ア状態になつたときの各ラツチ回路の出力に基づいて診
断装置2A1が多数決判定装置10Aの異常の有無を判定する
ことを回避でき、真に３つの信号16A1が論理“0"である
ときの多数決判定装置10Aのそれを判定できない。
ステツプ32Bの実行後に、ステツプ46,33及び34と同じ処
理を行うステツプ46A,33B及び34Bの処理がなされる。そ
して、ステツプ47と同様なステツプ47Aの処理が行われ
る。ステツプ47Aにて、「YES」と判定された場合にはス
テツプ48からの処理が繰返えされ、「NO」と判定された
場合にはステツプ32A以降の処理が実行される。
本実施例は、第１図に示す実施例と同様な効果を得るこ
とができる。更に、本実施例は、ラツチ装置を設けてい
るので各信号検出器の出力をラツチすることができ、非
同期で動作している各診断装置の作用にて非同期にて出
力されるテスト信号Ｓを１つの診断装置が同じ時刻に取
込むことが可能となる。従つて、各診断装置が非同期で
動作していても、他の診断装置の作用にて同時刻に生じ
るテスト信号Ｓに対する多数決判定装置の異常判定を確
実に行うことができる。
ステツプ46の処理後、リセツト信号RIによるクリア状態
の影響がなくなく所定時間（クリア後に論理“0"または
“1"がラツチ回路に入力されるに要する時間）が経過し
たときにステツプ35を実行するようにすれば、前述のス
テツプ47〜47Aの一連の処理は不要になる。これにより
処理手順が単純化される。
第１図の実施例と同様に、アンドゲート6Aをワイヤード
論理によるアンドゲートに置替えた場合には、信号検出
器11A及びラツチ回路42Hが不要になる。
第９図の実施例の診断装置2A1の機能を示すと第14図の
ようになる。診断装置2A1を機能的に示した診断装置2
A1′は、第８図に示す診断装置2A′の機能にリセツト信
号出力手段J12,ロード信号L0を出力するための信号16A
判定手段J13及び出力手段J14を付加したものである。診
断装置2B1及び2C1も、機能的に示すと診断装置2A1′と
同じである。
第９図の実施例において多数決判定装置10A〜10Cを第７
図の多数決判定装置10A1に置替えた場合、ラツチ装置41
A〜41Cは第15図に示すラツチ装置49の構成にする必要が
ある。ラツチ装置49は、ラツチ装置41Aのラツチ回路42G
及びアンドゲート43の代りにラツチ回路42I〜42K及びア
ンドゲート50A〜50Cを設けたものである。ラツチ装置49
の作用を、ラツチ装置49をラツチ装置41Aとして用いた
場合を例にとつて説明する。アンドゲート50Aは信号検
出器7A及び8A、アンドゲート50Bは信号検出器8A及び9
A、及びアンドゲート50Cは信号検出器7A及び9Aの各出力
信号を入力する。ラツチ回路42Iはアンドゲート50Aの出
力を、ラツチ回路42Jはアンドゲート50Bの出力を、ラツ
チ回路42Kはアンドゲート50Cの出力をそれぞれ入力す
る。ラツチ回路42I〜42Kの出力は、診断装置2A1に入力
される。ラツチ回路42I〜42Kは、配線44A及び45Aにより
リセツト信号RI及びロード信号L0が入力される。ラツチ
回路42D〜42Fは第７図の信号検出器12A〜12Cの出力信号
を入力する。第４図の時間t4では信号ａが論理“1"及び
信号b,cが論理“0"になつているが、ラツチ回路42A〜42
Cはすべて論理“1"を記憶している。ラツチ回路42A〜42
Cは、時間t4で論理“1"を診断装置2A1に出力する。この
ため、診断装置2A1は、多数決判定装置10A1のアンドゲ
ート6B〜6Dが異常であると判定する。前述のラツチ回路
42G及びアンドゲート43と同様に、そのような誤判断を
防止するためにラツチ回路42I〜42K及びアンドゲート50
A〜50Cが設けられているのである。診断装置2A1は、ラ
ツチ回路42Iの出力が論理“1"であるときラツチ回路42A
及び42Bの出力である論理“1"が真であるとし、ラツチ
回路42Jの出力が論理“1"であるときラツチ回路42B及び
42Cの出力である論理“1"が真であるとし、ラツチ42Kの
出力が論理“1"であるとラツチ回路42A及び42Cの出力で
ある論理“1"が真であるとして多数決判定装置10A1の異
常判定を行う。
本発明の他の実施例である三重化制御装置を第16図に基
づいて説明する。本実施例は、パルス発信器51を設けて
診断装置2A1〜2C1の同期を取つている点が第９図の実施
例とは異なつている。更に診断装置2A1〜2C1は、第９図
の実施例における機能と共に信号a,b,cのうちの２つの
信号に含まれるテスト信号Ｓが重なつた場合にテスト信
号Ｓ及びテスト指令信号CHを出力しないようにする機能
を有している。もし、前述の２つの信号に含まれるテス
ト信号Ｓが重なつたとしてもこの重なり部の期間が制御
対象機器が動作しない短かい時間になるように診断装置
2A1〜2C1の同期を取つてテスト信号S,指令信号CHを出力
すればよい。前述の後者の機能は、診断装置2A1〜2C1内
にインタロツク手段を設けることによつて達成できる。
インタロツク手段は、多数決判定装置10Aと同様に検出
信号16A1を取込む２アウトオブ３論理構成手段にて構成
すればよい。このように構成することによつて、テスト
信号Ｓを制御対象機器の動作しない時間幅以上のパルス
信号にすることができる。本実施例は、第９図の実施例
と同じ効果を得ることができる。
第17図，第18図及び第19図に基づいて本発明の他の実施
例である三重化制御装置を示す。本実施例は、制御装置
1A1,1B1及び1C1,診断装置2A1,2B2及び2C2,切替スイツチ
52A1〜52N1,52A2〜52N2及び52A3〜52N3,多数決判定装置
10A〜10Cを有している。更には、第１図の実施例と同様
に信号検出器を有している。プラントには、ｎ種類のプ
ロセス状態量を個々に測定するｎ個のセンサ（図示せ
ず）からなるグループが３グループ設けられている。切
替スイツチ52A1〜52N1は、それぞれ接続された配線53A1
〜53N1によつてｎ種類のプロセス状態量を測定する第１
のグループの各センサに接続され、配線54A1〜54N1によ
つて制御装置1A1の入力手段55A′に接続される。切替ス
イツチ52A2〜52N2は配線53A2〜53N2によつて第２グルー
プの各センサに、配線54A2〜54N3によつて制御装置1B1
の入力手段55A′に接続される。切替スイツチ52A3〜52N
3は、配線53A3〜53N3によつて第３グループの各センサ
に、配線54A3〜54N3によつて制御装置1C1の入力手段55A
に接続される。他の構成は、第１図の実施例と同じであ
る。
診断装置2A2〜2C2の出力手段27Bに接続される配線56A〜
56N及び57A〜57Nは、該当する切替スイツチ52A1〜52N1,
52A2〜52N2及び52A3〜52N3にそれぞれ接続される。
制御装置1A1の詳細構成を第18図に、診断装置2A2の詳細
構成を第19図に示すが、他の制御装置及び診断装置も同
じ構成を有している。
本実施例の作用を以下に述べる。第20図は制御装置1A1
のCPU55Bで実行される処理手順（第18図のROM55Dに記
憶）であり、第21図及び第22図は診断装置2A2のCPU25で
実行される処理手順（第19図のROM24に記憶）である。
制御装置1B1及び1C1も、第20図と同様な処理手順を実行
する。ただし、制御装置1B1にて実行される処理手順
は、第20図において出力信号ａを出力信号ｂに制御装置
1C1にて実行される処理手順はその出力信号ａを出力信
号ｃに変えたものである。診断装置2B2及び2C2も、第21
図及び第22図と同様な処理手順を実行する。制御装置1A
1は、第18図のように、CPU55B,BAM55C,ROM55D,入力手段
55A及び55F,出力手段55E及び55G及びそれらを連絡する
バス55Hを有している。制御装置1B1及び1C1も、同じ構
成を有している。
診断装置2A2のCPU25は、ステツプ68にてｉ＝１とおく。
次に論理“0"のテスト信号SO1及びテスト指令信号CHを
出力する（ステツプ69）。テスト信号SO1は配線56Aを介
して切替スイツチ52A1に、テスト指令信号CH1は配線57A
を介して切替スイツチ52A1及び配線58Aを介して制御装
置1A1にそれぞれ入力される。切替スイツチ52A1は、テ
スト指令信号CH1の入力によつて配線53A1と配線54A1と
の接続状態を56Aと配線54A1との接続状態に切替える。
これにより、テスト信号SO1が制御装置1A1に入力され
る。テスト信号は、RAM55Cに記憶される。
制御装置1A1のCPU55Bは、テスト指令信号CHを入力した
か否かを判定する（ステツプ59）。YESであれば、ステ
ツプ65Aにてテスト信号SO1を入力する。テスト信号SO1
と規定値とを比較し（ステツプ61）、テスト信号SO1が
規定値を越えるか否か判定する（ステツプ62）。ステツ
プ62にて「NO」と判定された場合にはステツプ63の処理
を、「YES」と判定された場合にはステツプ64の処理を
行う。論理“0"のテスト信号SO1に対してはステツプ63
の処理が行われ、CPU55Bは論理“0"の信号ａを出力手段
55Eより配線19Aに出力する。これは、実質的に論理“0"
のテスト信号がそのまま制御装置1A1から出力されると
いえる。論理“1"のテスト信号SO1に対してはステツプ6
4により論理“1"の信号ａが出力される。その後、ステ
ツプ65Bの処理が実行される。テスト信号を入力してい
る場合にはステツプ66へ、テスト信号を入力していない
場合にはステツプ59への移行する。ステツプ66では確認
信号が出力され、この確認信号は出力手段55G及び配線5
8Bを介して診断装置2A2に伝えらえる。そして、ステツ
プ67にてRAM55Cに記憶されたテスト信号を消去する。こ
れによつて、制御装置1A1がテスト指令信号CHの出力が
停止された後においてもテスト信号SO1に基づいて論理
“0"または“1"の信号ａが継続して出力されることを防
止できる。後者の論理“1"の信号ａは、後述するパルス
状のテスト信号SO1の入力により発生する。
前述のセンサからの入力信号に基づいて制御装置2A2が
制御信号ａを得る場合には、第20図のステツプ59,60,6
1,62,63,64及び65Bの処理が実行される。
さて、診断装置2A2のCPU25は、ステツプ69の後にステツ
フ70の処理、すなわち、制御装置1A1からの確認信号を
入力したときに各信号検出器からの信号16A,17A及び18A
を入力する。ステツプ70は、信号16A〜18Aの入力回数を
カウントしてRAM26に記憶させる。入力した信号16A,17A
及び18Aに基づいてステツプ33及び34の処理を行う。ス
テツプ34にて正常であると判定された場合、CPU25は、
第６図に示す（“0"→“1"→“0"）のパルス状のテスト
信号SO1を配線56Aに，テスト指令信号CHを配線58Aに出
力する（ステツプ71）。パルス状のテスト信号SOiの論
理“1"の部分の時間幅（第６図に示すT0）は、第１図の
実施例と同じである。そして、ステツプ70と同じステツ
プ70Aの処理を始めとして第４図と同様なステツプ37,33
A,34A,38及び39の処理を順次行う。ステツプ38は、RAM2
6に記憶された信号16A〜18Aの入力回数が所定回数に達
したか否かを判定する。ステツプ39にて「ない」と判定
された場合には、ｉ＝ｎか否かを判定する（ステツプ7
3）。ｎは、切替スイツチ52A1〜52N1の全個数である。
「NO」の場合には、ｉ＝ｉ＋１の演算を行つてステツプ
74）、ｉ＝ｎになるまでステツプ69〜73の処理が繰返し
実行される。ｉ＝ｎになると、切替スイツチ52A1〜52N1
に入力される各センサ毎の出力信号S1〜Snに対応したテ
スト信号SOiに基づく異常診断が完了することになる。
本実施例は、第１図の実施例と同じ効果を得ることがで
きる。更に本実施例は、診断装置により多数決判定装置
及び他の診断装置の異常診断だけでなく、制御装置の異
常診断を行うことができる。すなわち、これは、第21図
及び第22図に図示されていないがステツプ34とステツプ
71との間及びステツプ34Aとステツプ38との間に以下に
示す各ステツプの異常判定処理を行うことによつて可能
である。この異常判定処理の第１ステツプは、診断装置
2A2が論理“0"のテスト信号SOiを出力したときに信号ａ
が論理“0"になつているか否か、またパルス状（“0"→
“1"→“0"）のテスト信号SOiが診断装置2A2から出力さ
れたときに信号ａが論理“1"になつているか否かを判定
する。少なくとも一方のケースで「否」と判定された場
合には、制御装置1A1が異常であり、ステツプ36と同様
に異常内容を表示装置23に表示する。異常判定処理の第
２のステツプは、テスト指令信号CHが出力されてから所
定時間経過までに制御装置1A1から確認信号が返信され
てこない場合も、制御装置1A1が異常であると判定す
る。
診断装置2A2は、第１図の実施例と同様にパルス発信器
から出力されて図示されていないカウンタ（第24図に示
す）にて検出された所定のパルス数の間隔でテスト信号
SOiを出力する。前回のテスト信号SO（ｉ−１）の出力
後からテスト信号SOiの出力までの間隔は、十分長い所
定間隔（例えば１周期）にする。テスト信号SO（ｉ
−１）の出力後にテスト信号SOiを出力すると、第23図
に示すように、信号ａが論理“1"になつている期間が長
くなる。このため、各診断装置が非同期にて動作してい
る関係上、制御対象機器を動作させる可能性がある。本
実施例では、前述の両者のテスト信号の出力間隔が十分
長くなるようにしている。
本実施例における各センサの出力信号S1〜Snは、デイジ
タル信号である。センサの出力がアナログ信号の場合の
三重化制御装置については後述する。
第17図の実施例の診断装置2A2,2B2及び2C2を機能的に表
現すると、第24図のようになる。第24図は、診断装置2A
2を機能的に示した診断装置2A2′である。診断装置2
A2′は、第８図に示す診断装置2A′にメモリJ7に接続さ
れる制御装置異常判定手段J15を設けたものである。制
御装置異常判定手段J15は、出力手段J11に接続される。
この他の相違点を述べると、診断装置2A′が入力手段J8
からの信号16A,17A及び18Aの入力をカウンタ手段J3の出
力によつてコントロールしているが、診断装置2A2′に
おける信号16A,16B及び16Cの入力は制御装置1A1から出
力された確認信号にて行われる。他の診断装置も、診断
装置2A2′と同じ機能を有している。
本発明の他の実施例である三重化制御装置を、第25図，
第26図及び第27図に基づいて説明する。第25図は、信号
ａを出力する制御装置1A2、これに対応する多数決判定
装置10A及び診断装置2A3を示しているが、信号ｂ及びｃ
をそれぞれ出力する制御装置、これらの各々に対応する
多数決判定装置及び診断装置も第17図のように存在す
る。本実施例では、各センサの出力信号S1〜Snが直接、
制御装置1A2に入力される。
第26図は制御装置1A2のハード構成を示し、第18図の制
御装置1A1と異なるのは出力手段55GBが設けられていな
い点である。第27図に示す診断装置2A3は、第３図に示
し診断装置2Aと実質的に同じである。異なつている部分
は、診断装置2A3において出力手段27に外部の配線3A及
び75が接続されていることである。
診断装置2A3のCPU25は第29図に示す処理手順に基づい
て、また制御装置1A2のCPU55Bは第28図に示す処理手順
に基づいてそれぞれ処理を行なう。第29図の処理手順は
他の診断装置でも実行され、第28図の処理手順は他の制
御装置でも実行される。出力信号ａを出力信号ｂ及びｃ
の一方に変えた状態である。
診断装置2A3のCPU25は、ステツプ35Aにてテスト指令信
号CHを出力する。このテスト指令信号CHは、出力手段27
及び配線75を介して制御装置1A2に、すなわち入力手段5
5F及びバス55Hを介してRAM55Cに入力される。
制御装置1A2のCPU55Bは、ステツプ59の処理、すなわち
テスト指令信号CHを入力したか否かを判定する。テスト
指令信号CHを入力したのでステツプ59での判定結果が
「YES」となり、ステツプ76の処理が実行される。すな
わち、信号ａとして（“0"→“1"→“0"）のパルス状の
テスト信号を出力する。パルス状のテスト信号の時間幅
は、第１図の実施例と同じくT0である。このテスト信号
を出力した後、RAM55Cに記憶それているテスト指令信号
CHを消去する（ステツプ67）。これは、RAM55Cに記憶さ
れたテスト指令信号CHに基づいてパルス状のテスト信号
が頻繁に出力させることを防止するためである。センサ
の出力信号S1〜Snを制御装置1A2が入力した場合には、C
PU55Bはステツプ60,61A,62A,63及び64の各処理を実行す
る。
診断装置2A3のCPU25は、ステツプ35Aの後、前述したス
テツプ32A,37,33A,34A,38及び39の各処理を実行する。
場合によつては、前述したステツプ36または40の処理が
行われる。
本実施例によれば、第１図の実施例と同様な効果を得る
ことができる。特に、制御装置1A2のCPU55B（第30図の
テスト信号発生手段K2の機能）及び診断装置2A3のCPU2
5,バス30及び出力手段27（第30図のテスト指令信号出力
手段J2,カウンタJ3及び出力手段J10の機能等）の少なく
とも一方の故障の影響が制御対象機器に及ぶ確率が低下
する。診断装置異常判定手段J4は、テスト信号発生手段
K2、テスト指令信号出力手段J2、カウンタJ3及び出力手
段J10の異常を、テスト信号が所定時間変化するかしな
いことによつて判定する。本実施例は、前述した第18図
の実施例よりも構成が単純化される。
制御装置1A2及び診断装置2A3を機能的に示した制御装置
1A2′及び診断装置2A3′を第30図に示す。他の制御装置
及び他の診断装置も同様な機能を有している。診断装置
2A3′は、第８図の診断装置2A′よりテスト信号発生手
段J1及び出力手段J9を削減し、図示されていないが診断
装置2A1と同様に制御装置異常判定手段J15を設けたもの
である。制御手段1A2′は、制御信号発生手段K1（ステ
ツプ60,61A,62A,63及び64）、テスト信号発生手段K2
（ステツプ76）及び切替手段K3（ステツプ59）を有して
いる。テスト信号発生手段K2は、テスト指令信号CHを入
力してテスト信号を出力する。切替手段K3も，テスト指
令信号CHによつて切替わるように動作する。前述した各
実施例の制御装置は、制御装置発生手段K1を有し、テス
ト信号発生手段K2及び切替手段K3を有していない。
本発明の他の実施例である三重化制御装置を第31図及び
第32図に基づいて説明する。本実施例の三重化制御装置
は、各制御装置から出力される制御装置が複数ある場合
の例である。制御装置1A〜1Cの各々に対して出力される
制御信号の数だけの切替スイツチSWA1〜SWAn,SWB1〜SWB
n及びSWC1〜SWCnがそれぞれ設けられている。切替スイ
ツチSWA1〜SWAnは制御装置1Aに、切替スイツチSWB1〜SW
Bnは制御装置1Bに、切替スイツチSWC1〜SWCnは制御装置
1Cに接続されている。切替スイツチSWA1〜SWAnには、そ
れぞれ配線19A1〜19Anが、切替スイツチSWB1〜SWBnには
それぞれ配線19B1〜19Bnが、切替スイツチSWC1〜SWCnに
はそれぞれ接続される。制御装置1Aに対応して制御対象
機器であるバルブ13A1〜13Anに対応して多数決判定装置
10A1〜10Anが設けられる。多数決判定装置10A1には３本
の配線19A1,19B1及び19C1と、多数決判定装置10Anには
３本の配線19An,19Bn及び19Cnと接続される。他の多数
決判定装置にも制御装置1A〜1Cに１本ずつ接続される合
計３本ずつの配線が同じように接続される。各多数決判
定装置10A1〜10Anの入力側に各々接続される３本の配線
に信号検出器（例えば検出信号16A1を出力する信号検出
器7A1,8A1,9A1…、及び検出信号16Anを出力する7An,8A
n,9An等）が設置される。各多数決判定装置内にも、そ
れぞれ第２図に示す３つの信号検出器が設けられる。多
数決判定装置10A1〜10An内に設けられた各信号検出器
は、検出信号17A1〜17Anを出力する。各多数決判定装置
10A1〜10Anの出力側に検出信号18A1〜18Anをそれぞれ出
力する信号検出器11A1〜11Anが設けられる。13B1〜13Bn
及び13C1〜13Cnはそれぞれバルブである。第31図におい
て一点鎖線で示されたX2及びX3部は、一点鎖線で示され
たX1部と同じ構成である。各診断装置を代表して示した
第32図の診断装置2A4は第19図に示す診断装置2A2と実質
的に同じである。それらにおいて異なつている点は、診
断装置2A4の入力手段28に接続される配線が多数決判定
装置の数が多い分多いだけである。
本実施例における診断装置2A4にて実行される処理手順
を第33図及び第34図に基づいて説明する。第33図及び第
34図に示す処理手順は、第21図及び第22図に示す処理手
順と同じ順序で実行される。第33図及び第34図の処理手
順のうち第21図及び第22図の処理手順と異なつている部
分は、ステツプ69A,70A,33D,71A,70B,37A,33E及び39Aに
てテスト信号SOi,テスト指令信号CHi,信号16Ai〜18Aiに
サフイツクスｉがついている点である。このサフイツク
スｉは、多数決判定装置10A1〜10Aiのサフイツクスに対
応する信号を示している。ステツプ70Bは、確認信号入
力後に信号を出力するのではなく第４図のステツプ32A
と同じ処理を実行する。この場合は、同じサフイツクス
のついた信号16i〜18iの入力数をカウントする。
本実施例も、第１図の実施例と同じ効果を得ることがで
きる。本実施例は、１つの制御装置から異なる複数種類
の制御信号を出力する場合にも適用できる。
本発明の他の実施例である三重化制御装置を第35図に基
づいて説明する。本実施例の三重化制御装置は、第１図
に示す実施例において、３つの多数決判定装置10A〜10C
のうちの１つの多数決判定装置10Aのみを用いたもので
ある。制御対象機器も、バルブ13 1つである。制御装置
1A〜1Cと診断装置2A〜2Cは、各々１つずつ対応して配置
されている。多数決判定装置10Aの入力側に設けられた
信号検出器7A,8A及び9Aの検出信号16A,多数決判定装置1
0A内の信号検出器12A〜12Cの検出信号17及び多数決判定
装置10Aの出力側の信号検出器11Aの検出信号18Aは、各
々分岐されて診断装置2A〜2Cにそれぞれ入力される。
各診断装置2A〜2Cは、第４図の処理手順と同じ処理を実
行する。本実施例においても、第１図の実施例と同じ効
果が得られる。
このように本発明は、制御対象機器が１つの場合にも適
用できる。
本発明の他の実施例である三重化制御装置を、第36図に
より説明する。本実施例は、診断装置2A5が制御装置1A
に対応して、診断装置2B5が制御装置1Bに対応して、及
び診断装置2C5が制御装置1Cに対応して設けられてい
る。診断装置2A5は、バルブ13A1に制御信号を出力する
多数決判定装置10A1及びバルブ13A2に制御信号を出力す
る多数決判定装置10A2の異常診断を行うために設けられ
ている。なお、診断装置2B5は多数決判定装置10Bの異常
判定を診断装置2C5は多数決判定装置10Cの異常判定を行
う。各多数決判定装置は、第２図の構成を有している。
３つの制御装置1A〜1Cにて４つの制御対象、すなわちバ
ルブ13A1,13A2,13B及び13Cを制御するので、各々の制御
装置にはそれぞれ４つの制御信号（例えばa1〜a4,b1〜b
4及びc1〜c4）を個々に出力する４本の配線が接続され
ている。これらの配線の途中に切替スイツチSWA1〜SW
A4,SWB1〜SWB4及びSWC1〜SWC4が設置される。４個のス
イツチSWA1〜SWA4には第31図の構造と同様に診断装置2A
5の出力手段に接続される配線56A〜56Dと配線57A〜57D
とが一本ずつ対をなして接続される。スイツチSW1〜SWB
4及びスイツチSWC1〜SWC4に対しても同様に該当する診
断装置の出力手段に接続される各配線が接続されてい
る。各々の多数決判定装置には、第36図に示すように３
つの信号（例えばa1,b1及びc1）が入力される。診断装
置2A5は、第32図の診断装置2A4とほとんど同じ構成で入
力手段に検出信号16A1〜18A1及び16A2〜18A2が入力さ
れ、出力手段27Bに配線56A〜56D及び57A〜57Dを接続す
るものである。診断装置2B5及び2C5は、第29図の診断装
置2A2と実質的に同一であり出力手段27Bに配線56A〜56D
及び57A〜57Dを接続したものである。7A1,8A1,9A1,11A1
及び7A2,8A2,9A2及び11A2は信号検出器である。診断装
置2A5のCPU25にて実行される処理手順は、第33図及び第
37図に示すものである。第33図の処理手順は、前述した
第31図実施例における診断装置2A4にて実行されるもの
である。第37図に示す処理手順は、第34図の処理手順の
うちステツプ73がステツプ73Aに変つただけであり実質
的には同じである。ステツプ73Aは、ｉが４であるか否
かを判定するものである。ステツプ73が「NO」の場合に
はステツプ74に「YES」の場合にはステツプ68に移行す
る。ステツプ70Bは、診断装置2A4の場合と同様に同じサ
フイツクスのついた信号16Ai〜18Ai（例えば信号16A1〜
18A1）の入力回数をカウントし、RAM26に記憶する。ス
テツプ38は、同じサフイツクスのついた信号16Ai〜18Ai
の入力回数が所定回数に達したか否かを判定する。
第38図及び第39図は、診断装置2B5にて行われる処理手
順を示している。この処理手順は、診断装置2A5にて実
行される第33図及び第37図の処理手順のうちでステツプ
70A,33D,70B,37A,33E,38及び39をステツプ70C,33F,70D,
37B,33G,38A及び39Aに替えたものである。ステツプ70C
及び70Dは、信号検出器7B,8B及び9B、多数決判定装置10
Bの信号検出器12A〜12C及び信号検出器11Bの検出信号16
B〜18Bの入力を行う。なお、ステツプ70Dは、ステツプ3
2Aと同様に信号16B〜18Bの入力回数をカウントして診断
装置2B5内のRAMに記憶する。ステツプ33F及び33Gは、入
力した検出信号16B〜18Bと第５図の正常な信号パターン
との比較を行う。検出信号16B〜18Bに対応する正常な信
号パターンは、第５図の検出器18の出力を検出器18Bの
出力に替えただけで検出信号16A〜18Aに対する正常な信
号パターンと同じである。ステツプ37B及び39Aは、第４
図のステツプ37及び39と同じ処理を信号16Bに対して行
うものである。ステツプ38Aは、ステツプ70DにてRAMに
記憶された入力回数が所定値に達したか否かを判定す
る。
診断装置2C5は、第38図及び第39図に示す処理手順と同
じ処理を実行する。ただし、この処理手順のうちで「信
号16B〜18B」が「信号16C〜18C」に「信号16B」が「信
号16C」に変つている。
本実施例は、第１図の実施例と同じ効果が得られる。
第31図，第35図及び第36図の実施例における各診断装置
の機能は、第８図に示す機能と実質的に同じである。第
31図，第35図及び第36図の実施例において、３つの診断
装置は、非同期にて動作している。
なお、第17図，第25図，第31図，第35図及び第36図の各
実施例において、第９図の実施例のようにラツチ装置41
A,41B及び41Cを設置してもよい。
以上述べた各実施例は、各制御装置に入力される信号、
すなわちセンサの出力（例えばプラントのプロセス量）
がデイジタル信号の場合に適用するのに好適なものであ
る。しかしながら、本発明は、センサの出力がアナログ
信号である多重化制御装置にも適用が可能である。この
代表的な実施例（本発明の他の実施例）である三重化制
御装置を、第40図〜第43図に基づいて説明する。本実施
例は、第９図の実施例において多数決判定装置10A,10B
及び10Cが中間値選択装置10A2,10B2及び10C2に置き替つ
た点が最も大きな相違点である。中間値選択装置10A2〜
10C2の採用により、ラツチ装置7A5,75B及び75Cの回路構
成がラツチ装置41A,41B及び41Cと異なり、診断装置2A6,
2B6及び2B6,にて実行される処理手順が診断装置2A1〜2C
1のそれと異つている。以上述べた点以外での本実施例
の構成は、第９図の実施例と同じである。
まず、中間値選択装置10A2〜10C2の構成を説明する。こ
れらの中間値選択装置10A2〜10C2の構成は同じであつ
て、具体的には第41図に示す中間値選択装置10A2の構成
を有している。中間値選択装置10A2は、３つの高値選択
手段14A、14B及び14Cとこれらの３つの高値選択手段の
出力を入力する低値選択手段15Aを備えている。更に、
高値選択手段14A,14B及び14Cの出力信号を検出する信号
検出器12A,12B及び12Cが設けられている。配線19Aが高
値選択手段14A及び14Cに、配線19Bが高値選択手段14A及
び14Bに、及び配線19Cが高値選択手段14B及び14Cにそれ
ぞれ接続される選択手段15Aの出力が、中間値選択装置1
0A2の出力となる。中間値選択装置は、前述した各実施
例に用いられた多数決判定装置と同様に複数の入力信号
のうちで制御対象機器を動作させる信号（例えば中間値
の信号）を選択し、この動作信号が選択されたときに制
御対象機器の操作信号を出力する一種の信号選択装置で
ある。このような中間値選択装置は、上記の多数決判定
装置と同様に装置信号として３つの入力信号のうちから
選択された信号をそのまま出力するものである。
次にラツチ装置75A,75B及び75Cの構成をラツチ装置75A
を例に取り、第42図に基づいて説明する。ラツチ装置75
Aは、８個のラツチ回路76A〜76H及び低値選択手段15Eを
有している。ラツチ回路76A〜76Cはラツチ回路42A〜42C
に相当し、ラツチ回路76D〜76Fはラツチ回路42D〜42F
に、ラツチ回路76Gはラツチ回路42Gに、及びラツチ回路
76Hはラツチ回路42Hにそれぞれ相当している。低値選択
手段15Eは、アンドゲート43に対応している。各ラツチ
回路76A〜76Hは、診断装置2A6に接続される配線44Aが接
続されている。
ラツチ回路76A〜76E及び76Hの構成を、第43図に示すラ
ツチ回路76Aを例にとつて説明する。ラツチ回路76Aは、
サンプルホールド回路（例えばフリツプフロツプ）77、
オアゲート78、インバータゲータ79、比較回路80A及び8
0B及び直流圧電源81A及び81Bを有している。信号検出器
7Aに結合される配線は、比較器80Aの＋の端子、比較器8
0Bの−の端子及びサンプルホールド回路77に接続され
る。比較器88Aの−端子には直流電圧電源81Aが、比較器
80Bの＋端子には直流電圧電源81Bが接続されている。比
較器80Aの出力端は直接、比較器80Bの出力端はインバー
タゲート79を介してオアゲート78に接続される。オアゲ
ート78の出力端は、サンプルホールド回路77に接続され
る。サンプルホールド回路77の出力端は、診断装置2A6
の入力手段に接続される。配線44Aは、サンプルホール
ド回路77に結合されるラツチ回路76Gは、ラツチ回路76A
の構成のうち信号16A1をサンプルホールド回路77に入力
させる配線がない。ラツチ回路76Gの比較器80A及び80B
のみが低値選択手段15Eに接続される。
診断装置2A6〜2C6は、配線45Aが接続されている点を除
いて診断装置2A1（第11図）と同じ構成である。第44図
は診断装置2A6にて実行される処理手順である。診断装
置2B6及び2C6にて行われる処理手順は、第44図のステツ
プ32,33F,32A及び33Gの「信号16A〜18A」を「信号16B〜
18B」及び「信号16C〜18C」に変え、ステツプ37及び39
の「信号16A」を「信号16B」及び「信号16C」に変えた
ものである。
診断装置2A6の処理手順を例にとつて、本実施例の作用
を説明する。診断装置2A6のCPU25は、まずステツプ31A
の処理を実行する。本実施例におけるテスト信号及びテ
スト指令信号の出力及び信号16A〜18Aの入力は、第１図
の実施例における診断装置2A（第８図の診断装置2A′）
と同様にパルス発信手段から出力されるパルスをカウン
トするカウンタの出力に基づいて所定の時間間隔で制御
される。ステツプ31Aでは、テスト信号P1及びテスト指
令信号CHを出力する。テスト指令信号CHにより切替スイ
ツチSWAが作動して、配線19Aと制御装置1Aとの接続状態
が配線19Aと配線21Aの接続状態に切替わる。このため、
テスト信号P1が配線19Aに出力される。テスト信号P
1は、第45に示すような時間幅T0のパルス信号である。
テスト信号P1のレベルは、所定の信号レベルE0よりも低
いレベルELである。信号レベルE0は、制御装置1A〜1Cか
ら出力される制御信号（アナログ信号）のうちで最も低
いレベルの値よりも低いレベルに設定されている。ちな
みに、この所定の信号レベルE0に対応する電圧が、直流
電圧電源81Bに設定されている。テスト信号としては、
第45図に示すようにテスト信号P1の他にテスト信号P2が
ある。テスト信号P2も、時間幅T0のパルス信号でありEH
のレベルを有している。レベルEHは、所定レベルE1より
も高いレベルである。所定レベルE1は、制御装置1A〜1C
から出力される制御信号（アナログ信号）のうちで最も
高いレベルの値よりも高いレベルに設定されている。直
流電圧電源81Aは、所定の信号レベルE1に対応する電圧
に設定されている。第45図は、信号ａにステツプ31Aに
てテスト信号P1がステツプ31Bにてテスト信号P2が印加
された状態を示している。
信号検出器7A〜9A,12A〜12C及び11Aにて検出された検出
信号16A1〜18A1が、対応するラツチ装置75Aのラツチ回
路内に入力される。
このとき、ラツチ回路76A〜76C,76D〜76F及び76Hは、以
下のように動作する。第43図に示すラツチ回路76Aを例
にとつて説明する。比較器80Aは、入力した信号（信号1
6A1）がレベルE1よりも高いときに信号を出力する。比
較器80Bは、１つの信号16A1がレベルE0よりも低いとき
に信号を出力する。インバータゲート79は、比較器80B
の出力信号を入力する。オアゲート78は、比較器80Aま
たはインバータゲート79の出力を入力してサンプルホー
ルド回路77のロード信号として出力する。すなわち、比
較器80A及び80Bの出力信号は、サンプルホールド回路77
のロード信号となる。サンプルホールド回路77は、比較
器80Aまたは80Bの出力信号を入力したときに信号16A1を
入力して記憶する。
低値選択手段15Eは、入力した３つの信号17A1のうちで
低値の信号17を選択してラツチ回路76Gに出力する。ラ
ツチ回路76Gは、低値選択手段15Eの出力のレベルが所定
レベルE0より小さいときまたは所定レベルE1よりも大き
いときにその状態を示すオアゲート78の出力をサンプル
ホールド回路77に記憶する。
ステツプ31Aの後にステツプ32の処理を実行した後、ス
テツプ32が実行される。ラツチ装置7Aのラツチ回路76A
〜76Hにホールドされている信号16A1〜18A1、すなわち1
6A〜18Aの信号が診断装置2A6の入力出段28に入力され
る。そして、診断装置2A6のCPU25は、ステツプ46の処理
を実行する。ラツチ回路76A〜76Hは、配線44Aにて伝送
されてくるリセツト信号RIを入力することによつてサン
プルホールド回路77にホールドされている信号をリセツ
トする。このリセツトによりラツチ回路76A〜76Hは、サ
ンプルホールド回路77がレベル０に相当する信号を保持
するように動作する。ステツプ33Fにて、入力した信号1
6A〜18Aと第46図に示す正常な信号パターンとの比較が
行われる。第46図のパターンは、制御信号ａ〜ｃの一部
にテスト信号P1が含まれ残りの制御信号にテスト信号P2
が含まれる場合の大部分のパターンを省略している。＊
印は、制御装置1A〜1Bの幾つかから出力された制御信号
を示している。ステツプ34Bは、中間値選択装置10A2の
異常の有無を判定する。ステツプ33Fでの比較において
入力した信号16A〜18Aが第46図の信号パターンと異つて
いるときには中間値選択装置10A2が異常であると判定さ
れる。ラツチ回路79Gの出力が所定レベルE0より小さい
ことをまたは所定レベルE1よりも大きいことを示す信号
を出力したときに信号検出器18Aがテスト信号を出力す
る場合の異常診断をラツチ回路76A〜76F及び76Hの出力
信号を用いて行う。これは、第９図の実施例におけるラ
ツチ回路42Gの出力を入力したときの診断装置2A1と同じ
機能である。
テスト信号P2及びテスト指令信号CHの出力が行われ（ス
テツプ31B）、信号16A〜18Aが入力される（ステツプ32
A）。その後、リセツト信号RIの出力（ステツプ46A）に
よりラツチ回路72A〜72Hが前述のようにリセツトされ
る。ステツプ37の処理後、ステツプ33F及び34Bと同じ処
理であるステツプ33G及び34Cが行われる、ステツプ38及
び39については前述した通りである。
本実施例によれば、各制御装置の出力がアナログ信号で
あつても第９図の実施例と同じ効果が得られる。本実施
例を機能的に示すと、診断装置2A1を機能的に示した第1
4図の診断装置2A1′の機能から信号16A判定手段J13を取
除いたものと同じものになる。
アナログ信号を取扱う本実施例での診断機能の考え方を
ラツチ装置75A〜75Cを取除いて第１図，第17図，第25
図，第31図，第35図または第36図に示す各実施例に適用
し、そのような各実施例にて制御信号（またはセンサの
出力信号）がアナログ信号である場合の各異常診断を第
40図の実施例と同様に実施することができる。なお、第
40図の実施例での異常診断の手法を第17図，第25図，第
31図，第35図または第36図にラツチ装置75A〜75Cを付加
した状態で適用することもできる。更に、その手法を第
16図の実施例にも適用できる。
なお、中間値選択装置10A2〜10C2は、入力信号がデイジ
タル信号である場合にも機能するので、デイジタル信号
を対象にした第１図，第９図，第16図，第17図，第25
図，第31図，第35図及び第36図に示す各実施例で、多数
決判定装置に替えて中間値選択装置を用いることも可能
である。中間値選択装置の他の実施例を第47図に示す。
この実施例は、３つの低値選択手段15B,15C及び15Dの出
力を高値選択手段14Dに入力するようにしたものであ
る。
本発明の他の実施例である四重化制御装置を、第48図，
第49図及び第50図に基づいて説明する。本実施例は、原
子力プラントの原子炉安全保護系に適用した例である。
本実施例の構成は、本質的には第１図の実施例と同じで
あり四重化のために制御装置10、切替スイツチSWD、多
数決判定装置10D3、診断装置2D7、信号検出器7D,8D,9D
及び83A〜83D及び配線19D及び22Dが新たに設置されたも
のである。84A〜84Dは制御対象機器であるバルブ13A〜1
3Dをそれぞれ作動させるための励磁コイルである。第48
図及び第49図では励磁コイル84A〜84Dとバルブ13A〜13D
が別々に示されているが、実際には各励磁コイルは対応
するバルブ内に組込まれている。制御装置10は、制御装
置1A〜1Cと同じ構成であり同一の機能を有する。切替ス
イツチSWDも、切替スイツチSWA〜SWCと同じ機能を有し
ている。切替スイツチSWDの固定端子4Cに接続される配
線19Dは、多数決判定装置10A3〜10D3にそれぞれ接続さ
れる。信号検出器83A,83B,83C及び83Dは、配線19Dによ
つて伝えられる信号を該当する多数決判定装置の入力側
にて検出する。信号検出器7D,8D及び9Dは、信号検出器7
A〜9Aと同様に、対応して設置されている配線19A〜19C
にて伝えられる信号を多数決判定装置10D3の入力側でそ
れぞれ検出する。
切替スイツチSWA〜SWDの固定端子4Aには、第48図に示す
ように接地された配線82A〜82Dがそれぞれ接続されてい
る。これらの配線82A〜82Dは、テスト信号発生手段であ
り切替スイツチが固定端子4Bと固定端子4Cとを接続した
状態になつたときに各多数決判定装置に論理“0"のテス
ト信号Ｓを出力する。
２アウトオブ４の論理回路の構成を有する多数決判定装
置10A3〜10D3の各構成を第49図に示す多数決判定装置10
A3を例と取つて説明する。多数決判定装置10A3は、開閉
手段であるリレー（またはコンタクタ）85A〜85H、信号
検出器86A〜86F、ワイヤード論理によるアンドゲート89
及び配線87A〜87Dを有している。リレー85A,85B,85C及
び85Dは、直列に配置されて配線87Aによつて互いに連絡
されている。リレー85E,85F,85G及び85Hも、直列に配置
されて配線87Bによつて互いに連絡されている。配線87C
は、配線87Aのリレー85Aとリレー85Bとの間に位置する
部分と配線87Bのリレー85Eとリレー85Fとの間に位置す
る部分とを接続している。配線87Dは、配線87Aのリレー
85Bとリレー85Cとの間に位置する部分と配線87Bのリレ
ー85Fとリレー85Gとの間に位置する部分とを接続してい
る。配線87Aと配線87Bとは、互いに接続された状態で電
源88に連結されている。また配線87Aの他端と配線87Bの
他端とは互いに接続されてワイヤード論理によるアンド
ゲート89を形成している。このアンドゲート89は、配線
20Aに接続される。本実施例では、ワイヤード論理のア
ンドゲート89が多数決判定装置10A3〜10D3に設けられて
いるので、配線20A〜20Dに第１図の実施例等のように信
号検出器11A〜11Cを設置する必要がない。
多数決判定装置10A3内における信号検出器86A〜86Fの具
体的な配置場所について述べる。信号検出器86A〜86F
は、信号検出器7A〜9Aと同様な非接触式のセンサであ
る。信号検出器86Aは、配線87Cと配線87Aとの接合点と
リレー85Aとの間では配線87Aに設けられる。信号検出器
86Bは、配線87Dと配線87Aとの接合点とリレー85Bとの間
で配線87Aに設けられる。信号検出器86Cは、リレー85D
とアンドゲート89との間で配線87Aに設けられる。信号
検出器86Eは、配線87Cと配線87Bとの接合点とリレー85E
との間で配線87Bに設けられる。信号検出器86Eは、配線
87Dと配線87Bとの接合点とリレー85Fとの間で配線87Bに
設けられる。信号検出器86Hは、リレー85Hとアンドゲー
ト89との間で配線87Aに設けられる。
リレー85A及び85Cは、配線19Aを介して信号ａを入力す
る。リレー85B及び85Gは、配線19Bを介して信号ｂを入
力する。リレー85E及び85Dは、配線19Cを介して信号ｃ
を入力する。リレー85F及び85Hは、配線19Dを介して信
号ｄを入力する。リレー85A〜85Hは、信号ａ〜ｄのうち
で該当する信号が論理“0"で開となりその信号が論理
“1"で閉となる。信号ａ〜ｄのうちで２つ以上の信号が
論理“0"になると、電源88と励磁コイル84Aとの接続状
態が該当するリレーの接点開により切離され、励磁コイ
ル84Aが無励磁状態となりバルブ13Aが開く。信号ａ〜ｄ
のうちで３つ以上の信号が論理“1"になると、電源88と
励磁コイル84Aとの接続状態が該当するリレーの接点閉
により連絡され、励磁コイル84Aが励磁状態となりバル
ブ13Aが閉じる。
多数決判定装置10A3の構成から信号検出器86A〜86Fを除
いた２アウトオブ４論理回路は、原子力工学ハンドブツ
ク、264頁の表9.6（オーム社，昭和51年11月30日発行）
に示されているものである。この多数決判定装置の２ア
ウトオブ論理回路の論理は、アンドゲート89の出力をＺ
とすると、次式で示される。
Ｚ＝abc＋bcd＋cda＋dab …（１） ここでａ〜ｄは信号ａ〜ｄに対応し、該当する信号の値
を示している。
本実施例の多数決判定装置10A3〜10D3は、第１図に示す
多数決判定装置10A〜10C及び第40図に示す中間値選択装
置10A2〜10C2と同様に、複数の入力信号のうちで制御対
象機器を動作させる信号を選択し、この動作信号が選択
されたときに制御対象機器の操作信号を出力する一種の
信号選択装置である。本実施例の多数決判定装置10A3〜
10D3は、例えば第１図の多数決判定装置10A〜10C及び第
40図の中間値選択装置10A2〜10C2とは異なり、４つの入
力信号（信号ａ〜ｄ）のうちで選択された信号をそのま
ま操作信号として出力するものではない。すなわち、リ
レー85A〜85Hが、４つの入力信号から制御対象機器（例
えばバルブ13A）を動作させる信号を選択し、その選択
に対応して入力信号ａ〜ｄとは異なる信号（例えば電源
88からの電流）が制御対象機器の操作信号として出力さ
れる。
信号検出器86A〜86Fにて検出された検出信号は、別々の
配線にて診断装置2A7の入力手段28（第50図）に入力さ
れる。この入力手段28には、信号検出器7A〜9A及び83A
の検出信号が入力される。第48図及び第49図では、後者
の検出信号を一括して16A2で前者の検出信号を一括して
17A2で示している。16B2〜16D2は、信号検出器7B〜9B,8
3B,7C〜9C,83C,7D〜9D及び83Dから出力された検出信号
を示している。17B2〜17D2は多数決判定装置10B2〜10D2
の各信号検出器86A〜86Fの検出信号を示している。
診断装置2A7〜2D7の構成は、第50図に示す通りであり、
実質的には第３図に示す診断装置2Aの構成と同一であ
る。
本実施例における異常診断の機能を以下に説明する。診
断装置2A7〜2D7は、同じ機能を有しており、診断装置2A
7を例に取つてその処理内容を述べる。診断装置2A7のCP
U25は、ROM24に記憶されている第51図に示す処理手順を
呼び出してその処理手順を実行する。まず、ステツプ35
Aにてテスト指令信号CHを出力する。テスト指令信号CH
は、切替スイツチSWAにおける制御装置1Aと配線19Aとの
接続状態を信号発生手段である配線82Aと配線19Aとの接
続状態に切替える。これにより配線82Aより論理“0"の
テスト信号Ｓが配線19Aに出力される。センサからの出
力が入力される制御装置1Aはバルブ13Aを閉状態に保持
する通常時に論理“1"の信号を出力し、テスト指令信号
CHが出力されていない期間ではその論理“1"の信号がス
イツチSWAを介して配線19Aに出力されている。制御装置
1Aは、バルブ13Aを閉させる場合には論理“0"の信号を
出力する。診断装置2A7〜2D7は非同期であるために、テ
スト指令信号CHに基づいて対応する配線19A〜19Dに配線
82A〜82Dより出力されるテスト信号Ｓは第52図に示すよ
うな周期T1〜T4を有している。これらの周期T1〜T4は、
各診断装置2A7〜2D7に設けられた前述のカウンタによつ
て調節される。診断装置2A7からのテスト指令信号CHの
出力が停止されると、配線19には元の状態のように制御
装置1Aから出力される論理“1"の信号が出力される。論
理“0"が出力されるパルスの幅T0は、第６図に示す第１
図におけるパルス状のテスト信号のその幅T0と同じでバ
ルブ13Aを動作させるに致らない時間幅である。
ステツプ35Aの跡、CPU25は信号16A2及び17A2を入力し、
この入力数をカウントする（ステツプ32B）。ステツプ3
7Cは、入力した４つの信号16A2の変化を検出し、変化し
た信号16A2をRAM26に記憶する。ステツプ33Hで入力した
信号16A2及び17A2と第54図に示す正常な信号パターンと
を比較する。次に多数決判定装置10A3の異常の有無の判
定を行う（ステツプ34A）信号検出器86A〜86Fが個々に
検出可能なリレーを第53図に示す。信号検出器86A〜86F
は、電流を検出する。例えば、リレー85Aが閉じていれ
ば信号検出器86Aに電流が流れ、リレー85Aが開いていれ
ば信号検出器86Aに電流が流れない。各信号検出器は、
対応するリレーに電流が流れているときには論理“1"の
信号を、そのリレーに電流が流れていないときには論理
“0"の信号を出力する。第54図に示す正常な信号パター
ンと入力した信号16A2及び17A2のパターンが異なつてい
る場合には、多数決判定装置10A3が異常であるとしてス
テツプ36の処理を実行する。各パターンに対して異常が
ある場合には、第54図の最右欄に示したりリレーに異常
が生じていることになる。リレーは、多数決判定装置10
A3を構成する論理構成要素である。
ステツプ34Aにて正常であると判定された場合には、ス
テツプ90で励磁コイル84Aが断線か否かを判定する。す
なわち、信号検出器7A〜9A及び83Aの出力がすべて論理
“1"であるときに、信号検出器86A〜86Fのすべての出力
が論理“0"になつている場合には励磁コイル84Aの断線
であると判定する。励磁コイル84Aが断線である場合に
は、ステツプ36の処理が行われる。ステツプ90にて「N
O」と判定されると、ステツプ38が実行される。ステツ
プ38で「NO」となつたときにはステツプ35A以降の処理
が繰返えされ、ステツプ38にて「YES」となつたときに
はステツプ39Bの処理に移行する。ステツプ39Bは、他の
診断装置の異常をステツプ39（第１図）と同様に判定す
る。
本実施例においても第９図に示すラツチ装置を適用する
ことができる。
本実施例の四重化制御装置においても、第１図の実施例
と同じ効果が得られる。しかしながら、信号発生手段の
機能を、第１図の実施例のように診断装置2Aを構成する
マイクロコンピユータにもたせた場合及び第25図のよう
に制御装置1A2を構成する場合に比べて、信号発生手段
を診断装置及び制御装置とは別に設ける必要があり、三
重化制御装置全体として構造がやや複雑になる。
本実施例の診断装置を機能的に示す。第55図のようにな
る。すなわち診断装置2A7を例にとると診断装置2A7′の
ようになる。この診断装置2A7′は、第30図の診断装置2
A3′の機能と同じである。第55図で第33図と異なる点
は、テスト信号発生手段（第48図では接地された配線82
A）Ｇ及び切替スイツチ（切替手段）SWAが制御装置1A2
の外部に設けられ、テスト指令信号出力手段J2からのテ
スト指令がテスト信号発生手段Ｇに入力されず切替スイ
ツチSWAに入力されていることである。このような診断
装置2A7′テスト信号発生手段Ｇ及び切替スイツチSWAの
機能は、第１図等に示す三重化制御装置にも適用でき
る。
原子炉安全保護系にはより信頼性を高めたデユアルソレ
ノイド型のものがある。これは、第56図に示すように１
つのバルブ13Aに２つの励磁コイル84A及び84A′が設け
られ、これらの２つの励磁コイルが無励磁になつたとき
にバルブ13Aが開くものである。多数決判定装置10A3と
それと同じ構成の多数決判定装置10A3′とによつて構成
されたデユアルソレノイド型に対する多数決判定装置10
A4の異常判定にも、本発明を適用することができる。
最後に、前述した各実施例の診断装置と制御装置を一体
化してマイクロコンピユータにて達成した本発明の他の
実施例である三重化制御装置を第57図及び第58図に基づ
いて述べる。
本実施例は、第９図の実施例と機能的には実質的に同じ
であり、制御装置90A〜90Cに第９図に示す診断装置2A1
〜2C1及び切替スイツチSWA〜SWCの機能を付加して点だ
けが異なつている。多数決判定装置10A〜10C及びラツチ
装置41A〜41Cの構成及び作用は、第９図の実施例にて説
明したのでここでは説明を省略する。
制御装置90A〜90Cは、第58図のような構成を有しており
第59図に示す処理手順を実行する。その内容を制御装置
90Aにより詳細に説明する。制御装置82Aの構成は第26図
に示す制御装置1A2と実質的に同じである。第57図にお
いて、55Iはタイマ、55Jはアドレスバス、55Kはデータ
バスである。制御装置90Aは、CPU55Bが、ROM55Dに記憶
されている。第59図の処理手順を呼び出して処理手順に
沿つた処理を実行する。
制御装置90Aは、通常、ｎ個（複数）のセンサから測定
されたデータS1〜Snを入力して信号ａを出力するステツ
プ60,61A,62A及び63（または64）の処理を実行してい
る。タイマ55IからCPU55Bに所定の周期で割込信号が入
力される（ステツプ91）。この割込信号の入力によりCP
U55Bは、それまで行つていた処理を一時的に中断してス
テツプ92の処理を実行する。ステツプ92の処理は、第９
図の実施例において診断装置2A1が実行する第12図及び
第13図に示す異常診断の一連の処理手順を含んでいる。
ステツプ92の処理が終了すると、CPU55Bは中断した前述
の処理を継続して実行する。タイマ55Iは第８図に示す
パルス発信手段J4及びカウンタ手段J3の機能を有してい
る。このタイマ55Iは、CPU55Bにて第12図及び第13図に
示すステツプ31,32,32A,32B及び35の処理を実行させる
ための信号をCPU55Bに出力する。
本実施例においては、第９図の実施例と同じ効果を得る
ことができる。更に、本実施例は第９図の制御装置，切
替スイツチ及び診断装置の機能を１つのマイクロコンピ
ユータにて構成される制御装置90Aにて達成しているの
で、三重化制御装置の全体構成が前述したいずれの実施
例と比べても著しく単純化できる。また、１つの制御装
置（例えば制御装置90A）の出力が残りの制御装置に入
力されるので、制御装置内の制御手段及び診断手段の異
常を検出することができる。
第57図の実施例の制御装置90Aを機能的に示すと、第60
図の制御装置90A′のようになる。診断装置2A1′の詳細
は第14図に示されている。L2は出力手段である。機能的
に表現された制御装置90A′は、第14図の制御装置1A,切
替スイツチSWA及び診断装置2A1′の機能を併せ持つてい
る。第59図のステツプ91の処理が第60図の切替手段K3に
相当する。
また、第57図の実施例においてラツチ装置41A〜41Cを削
除し、マイクロコンピユータにて構成された制御装置90
A〜90Cの機能を、第８図の制御装置1A,切替スイツチSWA
及び診断装置2A′の各機能を併せたものにしてもよい。
制御装置90Aの機能として上記以外にし、（１）第24図
の制御装置1A1,切替スイツチ52A1〜52N1及び診断装置2A
2′の各機能を併合したもの、（２）第30図の制御装置1
A2′、及び診断装置2A3の各機能を併合したもの、及び
（３）第53図の制御装置1A,切替スイツチSWA,テスト信
号発生手段Ｇ及び診断装置2A7′の各機能を併合したも
のを適用することができる。
本発明の考え方は、二重化制御装置にも適用することが
できる。
〔発明の効果〕
本発明によれば、信号を選択する信号選択装置の異常診
断が容易に行えると共に、テスト信号発生手段及び出力
される異常診断用のテスト信号を信号選択装置に印加さ
せる機構の少なくとも一方が異常になつたとして、制御
対象機器にその影響が及ぼされる可能性が低下する。
【図面の簡単な説明】 第１図は本発明の好適な一実施例である三重化制御装置
の構成図、第２図は第１図の多数決判定装置の構成図、
第３図は第１図の診断装置の構成図、第４図は第１図の
診断装置にて実行される処理手順の説明図、第５図は第
３図の診断装置のROMに記憶されている多数決判定装置
の正常状態における信号パターンの説明図、第６図は第
１図の各切替スイツチから出力される異常診断用のテス
ト信号の説明図、第７図は多数決判定装置の他の実施例
の構成図、第８図は第３図の診断装置を機能的に示した
説明図、第９図は本発明の他の実施例である三重化制御
装置の構成図、第10図は第９図のラツチ装置の構成図、
第11図は第９図の診断装置の構成図、第12図及び第13図
は第11図の診断装置で実行される処理手順の説明図、第
14図は第11図の診断装置を機能的に示した説明図、第15
図はラツチ装置の他の実施例の構成図、第16図及び第17
図は本発明の他の実施例の三重化制御装置の構成図、第
18図は第17図の制御装置の構成図、第19図は第17図の診
断装置の構成図、第20図は第18図の制御装置及び第21図
及び第22図は第19図の診断装置にてそれぞれ実行される
各処理手順の説明図、第23図は各テスト信号間の間隔の
悪い例を示す説明図、第24図は第19図の診断装置を機能
的に示した説明図、第25図は本発明の他の実施例である
三重化制御装置の構成図、第26図は第25図の制御装置の
構成図、第27図は第25図の診断装置の構成図、第28図は
第26図の制御装置にて実行される処理手順の説明図、第
29図は第27図の診断装置にて実行される処理手順の説明
図、第30図は第27図の診断装置を機能的に示した説明
図、第31図は本発明の他の実施例である三重化制御装置
の構成図、第32図は第31図の診断装置の構成図、第33図
及び第34図は第32図の診断装置にて実行される処理手順
の説明図、第35図は本発明の他の実施例である三重化制
御装置の構成図、第36図は本発明の他の実施例である三
重化制御装置の構成図、第37図は第36図の診断装置2A5
にて実行される処理手順の説明図、第38図及び第39図は
第36図の診断装置2B5にて実行される処理手順の説明
図、第40図は本発明の他の実施例である三重化制御装置
の構成図、第41図は第40図に示す中間値選択装置の詳細
構成図、第42図は第40図に示すラツチ装置の詳細構成
図、第43図は第42図に示すラツチ回路の詳細構成図、第
44図は第40図に示す診断装置にて実行される処理手順の
説明図、第45図は第40図に示す切替スイツチSWAから出
力される信号にテスト信号が含まれた状態を示す特性
図、第46図は第40図の実施例における正常時の信号パタ
ーンを示す説明図、第47図は中間値選択装置の他の実施
例の構成図、第48図は本発明の他の実施例である四重化
処理装置の構成図、第49図は第48図に示す多数決判定装
置の詳細構成図、第50図は第48図に示す診断装置の詳細
構成図、第51図は第50図の診断装置にて実行される処理
手順の説明図、第52図は第48図の各切替スイツチから出
力されるテスト信号の状態を示す説明図、第53図は第49
図に示す各信号検出器にて検出可能なリレーを示す説明
図、第54図は第48図の実施例における多数決判定装置の
正常な信号パターンを示す説明図、第55図は第48図の診
断装置を機能的に示した説明図、第56図は第48図におけ
る多数決判定装置の他の実施例の構成図、第57図は本発
明の他の実施例である三重化制御装置の構成図、第58図
は第57図に示す制御装置の詳細構成図、第59図は第57図
に示す制御装置にて実行される処理手順の説明図、第60
図は第57図の制御装置を機能的に示した説明図である。 1A〜1C……制御装置、2A〜2C……診断装置、7A〜9A,7B
〜9B,7C〜9C,11A〜11B,12A〜12C……信号検出器、10A〜
10C……多数決判定装置、13A〜13C……バルブ、23……
表示装置、SWA〜SWC……切替スイツチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野口 跡見 茨城県日立市大みか町５丁目２番１号 株 式会社日立製作所大みか工場内 (56)参考文献 特開 昭61−118801（ＪＰ，Ａ) 実開 昭59−40905（ＪＰ，Ｕ) 特表 昭61−502083（ＪＰ，Ａ)

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】プラントを構成する制御対象機器の制御信
    号をそれぞれ出力する多重化された複数台の制御装置
    と、前記複数台の制御装置が出力する制御信号を入力し
    て多数決処理を行い前記制御対象機器に操作信号を出力
    する信号選択装置と、前記複数台の制御装置毎に設けら
    れ対応する制御装置の制御信号の代りに前記信号選択装
    置が応答するパルス状のテスト信号を前記信号選択装置
    に与えると共に、前記テスト信号を与えたときの前記信
    号選択装置の入力信号と前記信号選択装置における予め
    定めた所定個所の応答状態信号を入力し、この応答状態
    信号の入力信号によって本来あるべき応答状態パターン
    とを照合して前記信号選択装置の異常を判定する複数台
    の診断装置とを具備したことを特徴とする多重化制御装
    置。
  2. 【請求項２】特許請求の範囲第１項において、前記制御
    装置と診断装置は一台のマイクロプロセッサーで構成さ
    れていることを特徴とする多重化制御装置。
  3. 【請求項３】プラントを構成する制御対象機器の制御信
    号をそれぞれ出力する多重化された複数台の制御装置
    と、前記複数台の制御装置が出力する制御信号を入力し
    て多数決処理を行い前記制御対象機器に操作信号を出力
    する信号選択装置と、前記複数台の制御装置毎に設けら
    れ対応する制御装置の制御信号の代りに前記信号選択装
    置が応答するパルス状のテスト信号を周期的に前記信号
    選択装置に与えると共に、前記テスト信号を与えたとき
    の前記信号選択装置の入力信号と前記信号選択装置にお
    ける予め定めた所定個所の応答状態信号を入力し、この
    応答状態信号と入力信号によって本来あるべき応答状態
    パターンとを照合して前記信号選択装置の異常を判定す
    る複数台の診断装置とを具備したことを特徴とする多重
    化制御装置。
  4. 【請求項４】特許請求の範囲第３項において、前記複数
    台の診断装置はテスト信号を与える周期がそれぞれ異な
    ることを特徴とする多重化制御装置。
  5. 【請求項５】プラントを構成する制御対象機器の制御信
    号をそれぞれ出力する多重化された複数台の制御装置
    と、前記複数台の制御装置が出力する制御信号を入力し
    て多数決処理を行い前記制御対象機器に操作信号を出力
    する信号選択装置と、前記複数台の制御装置毎に設けら
    れ対応する制御装置の制御信号の代りに前記制御信号が
    採る２値状態のパルス状テスト信号を交互に発生して周
    期的に前記信号選択装置に与えると共に、前記テスト信
    号を与えたときの前記信号選択装置の入力信号と前記信
    号選択装置における予め定めた所定個所の応答状態信号
    を入力し、この応答状態信号と入力信号によって本来あ
    るべき応答状態パターンとを照合して前記信号選択装置
    の異常を判定する複数台の診断装置とを具備したことを
    特徴とする多重化制御装置。
  6. 【請求項６】プラントを構成する制御対象機器の制御信
    号をそれぞれ出力する多重化された複数台の制御装置
    と、前記複数台の制御装置が出力する制御信号を入力し
    て多数決処理を行い前記制御対象機器に操作信号を出力
    する信号選択装置と、前記複数台の制御装置毎に設けら
    れ対応する制御装置の制御信号の代りに前記制御信号が
    採る２値状態のパルス状テスト信号を交互に発生して周
    期的に前記信号選択装置に与えると共に、前記テスト信
    号を与えたときの前記信号選択装置の入力信号と前記信
    号選択装置における予め定めた所定個所の応答状態信号
    を入力し、この応答状態信号と入力信号によって本来あ
    るべき応答状態パターンとを照合して前記信号選択装置
    の異常を判定し、前記２値状態を採るパルス状テスト信
    号が複数回与えられても前記信号選択装置の入力信号が
    変化しないときに前記診断装置の異常を判定する複数台
    の診断装置とを具備したことを特徴とする多重化制御装
    置。
  7. 【請求項７】プラントを構成する制御対象機器の制御信
    号をそれぞれ出力する多重化された複数台の制御装置
    と、前記複数台の制御装置が出力する制御信号を入力し
    て多数決処理を行い前記制御対象機器に操作信号を出力
    する信号選択装置と、前記複数台の制御装置毎に設けら
    れテスト信号を発生するテスト信号発生手段と、前記テ
    スト信号発生手段毎に設けられ、テスト指令信号を入力
    したときにパルス状のテスト信号を前記信号選択装置に
    入力する信号切換手段と、パルス状の前記テスト指令信
    号を周期的に発生すると共に、前記テスト信号を与えた
    ときの前記信号選択装置の入力信号と前記信号選択装置
    における予め定めた所定個所の応答状態信号を入力し、
    この応答状態信号と入力信号によって本来あるべき応答
    状態パターンとを照合して前記信号選択装置の異常を判
    定する複数台の診断装置とを具備したことを特徴とする
    多重化制御装置。
  8. 【請求項８】プラントを構成する制御対象機器の制御信
    号をそれぞれ出力する多重化された複数台の制御装置
    と、前記複数台の制御装置が出力する制御信号を入力し
    て多数決処理を行い前記制御対象機器に操作信号を出力
    する信号選択装置と、前記複数台の制御装置毎に設けら
    れ対応する制御装置にパルス状のテスト信号を発生させ
    前記信号選択装置に与えると共に、前記テスト信号を与
    えたときの前記信号選択装置の入力信号と前記信号選択
    装置における予め定めた所定個所の応答状態信号を入力
    し、この応答状態信号と入力信号によって本来あるべき
    応答状態パターンとを照合して前記信号選択装置の異常
    を判定する複数台の診断装置とを具備したことを特徴と
    する多重化制御装置。
JP62226370A 1987-09-11 1987-09-11 多重化制御装置 Expired - Lifetime JPH0731537B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62226370A JPH0731537B2 (ja) 1987-09-11 1987-09-11 多重化制御装置
EP88308284A EP0307191B1 (en) 1987-09-11 1988-09-08 Control system with diagnosis function
DE3855192T DE3855192T2 (de) 1987-09-11 1988-09-08 Steuersystem mit Diagnosefunktion
US07/242,170 US4989129A (en) 1987-09-11 1988-09-09 Multiplex control system
US07/643,205 US5095418A (en) 1987-09-11 1991-01-18 Multiplex control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62226370A JPH0731537B2 (ja) 1987-09-11 1987-09-11 多重化制御装置

Publications (2)

Publication Number Publication Date
JPS6470802A JPS6470802A (en) 1989-03-16
JPH0731537B2 true JPH0731537B2 (ja) 1995-04-10

Family

ID=16844075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62226370A Expired - Lifetime JPH0731537B2 (ja) 1987-09-11 1987-09-11 多重化制御装置

Country Status (4)

Country Link
US (2) US4989129A (ja)
EP (1) EP0307191B1 (ja)
JP (1) JPH0731537B2 (ja)
DE (1) DE3855192T2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731537B2 (ja) * 1987-09-11 1995-04-10 株式会社日立製作所 多重化制御装置
US5214784A (en) * 1988-11-28 1993-05-25 Tektronix, Inc. Sequence of events detector for serial digital data which selectively outputs match signal in the series which defines detected sequence
SE466172B (sv) * 1990-05-15 1992-01-07 Asea Brown Boveri Anordning foer bildande av en mot en anordningen tillfoerd storhet svarande stroem
US5214913A (en) * 1990-05-24 1993-06-01 Hitachi, Ltd. Servo valve control apparatus
US5210756A (en) * 1990-09-26 1993-05-11 Honeywell Inc. Fault detection in relay drive circuits
US5428769A (en) * 1992-03-31 1995-06-27 The Dow Chemical Company Process control interface system having triply redundant remote field units
JPH10506476A (ja) * 1995-07-14 1998-06-23 ゼネラル・エレクトリック・カンパニイ 原子炉保護系
US5621776A (en) * 1995-07-14 1997-04-15 General Electric Company Fault-tolerant reactor protection system
US5586156A (en) * 1995-07-14 1996-12-17 General Electric Company Reactor protection system with automatic self-testing and diagnostic
DE69737573T2 (de) * 1996-10-29 2008-03-06 Hitachi, Ltd. Redundantes Datenverarbeitungssystem
JP3390824B2 (ja) * 1997-03-19 2003-03-31 株式会社日立製作所 多重化制御装置及びその障害回復方法
EP0977098B1 (fr) * 1998-07-29 2003-04-23 Cegelec Acec S.A. Système redondant de contrôle de procédé
GB9820350D0 (en) * 1998-09-19 1998-11-11 Cambrian Systems Corp Connection integrity monitor for digital selection circuits
US6842868B1 (en) * 1999-09-17 2005-01-11 Nortel Networks Limited Connection integrity monitor for digital selection circuits
DE60115399D1 (de) 2000-03-23 2006-01-05 Ferno Washington Ständer für behälter mit intravenösen flüssigkeiten
DE10146695B4 (de) 2001-09-21 2015-11-05 Bayerische Motoren Werke Aktiengesellschaft Verfahren zur Übertragung von Nachrichten zwischen Busteilnehmern
DE10146901A1 (de) 2001-09-24 2003-05-15 Abb Research Ltd Verfahren und System zur Bearbeitung von Fehlerhypothesen
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
WO2004105241A1 (ja) * 2003-05-21 2004-12-02 Fujitsu Limited 多数決論理回路を有するフリップフロップ回路
US7177383B2 (en) * 2004-02-02 2007-02-13 James Hardy Method and system for safety regulation in nuclear power regulating systems
DE102004012267A1 (de) * 2004-03-13 2005-10-13 Hella Kgaa Hueck & Co. Sensor zum Messen von physikalischen Größen und zur Weiterleitung der gemessenen Größe, Schaltung mit einem solchen Sensor und Verfahren zum Betreiben des Sensors und der Schaltung
JP5660832B2 (ja) * 2010-09-30 2015-01-28 三菱重工業株式会社 原子力発電プラント制御システムおよび原子力発電プラント検査方法
JP5660833B2 (ja) * 2010-09-30 2015-01-28 三菱重工業株式会社 原子力プラントの運転監視装置
JP5796945B2 (ja) * 2010-10-04 2015-10-21 三菱重工業株式会社 原子力発電プラント制御システムおよび原子力発電プラント制御システムの制御方法
JP5699057B2 (ja) * 2011-08-24 2015-04-08 株式会社日立製作所 プログラマブルデバイス、プログラマブルデバイスのリコンフィグ方法および電子デバイス
JP6067539B2 (ja) * 2013-11-01 2017-01-25 株式会社東芝 タービン保護装置およびその診断方法
JP6736398B2 (ja) * 2016-07-15 2020-08-05 株式会社ジェイテクト 車両用制御装置
JP6882128B2 (ja) * 2017-09-19 2021-06-02 株式会社東芝 タービン保護装置およびタービン保護装置の診断方法
DE102019209293A1 (de) 2019-06-26 2020-12-31 Infineon Technologies Ag Erzeugung eines Ausgangssignalwerts aus Sensorsignalwerten von zumindest drei redundanten Sensoren
JP7386108B2 (ja) * 2020-03-09 2023-11-24 ナブテスコ株式会社 航空機用の多重化制御装置
CN112882454B (zh) * 2021-01-11 2022-05-24 阳光电源股份有限公司 路谱测试方法、系统及计算机可读存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639778A (en) * 1970-03-26 1972-02-01 Lear Siegler Inc Testing a signal voter
GB1419673A (en) * 1973-09-20 1975-12-31 Marconi Co Ltd Triplicated processing systems
US4517154A (en) * 1982-07-27 1985-05-14 General Electric Company Self-test subsystem for nuclear reactor protection system
JPS5985153A (ja) * 1982-11-08 1984-05-17 Hitachi Ltd 冗長化制御装置
JPS59212902A (ja) * 1983-05-18 1984-12-01 Hitachi Ltd 多重化制御装置
US4804515A (en) * 1984-10-31 1989-02-14 Westinghouse Electric Corp. Distributed microprocessor based sensor signal processing system for a complex process
US4635184A (en) * 1984-12-17 1987-01-06 Combustion Engineering, Inc. Distributed control with mutual spare switch over capability
US4692299A (en) * 1985-10-18 1987-09-08 Westinghouse Electric Corp. Testing sensor signal processors
US4843537A (en) * 1986-07-04 1989-06-27 Hitachi, Ltd. Control system
JPH0731537B2 (ja) * 1987-09-11 1995-04-10 株式会社日立製作所 多重化制御装置

Also Published As

Publication number Publication date
EP0307191B1 (en) 1996-04-10
US5095418A (en) 1992-03-10
US4989129A (en) 1991-01-29
EP0307191A3 (en) 1990-10-10
DE3855192T2 (de) 1996-12-19
DE3855192D1 (de) 1996-05-15
JPS6470802A (en) 1989-03-16
EP0307191A2 (en) 1989-03-15

Similar Documents

Publication Publication Date Title
JPH0731537B2 (ja) 多重化制御装置
JPH11194075A (ja) 欠陥診断装置
EP0148951B1 (en) System for checking abnormality in programmable controller
EP0121570A1 (en) Method of displaying diagnostic result
US4554662A (en) Input signal testing device for electronic copier
JP3821418B2 (ja) ワイヤハーネス検査方法
JPS626247B2 (ja)
DE29900149U1 (de) Lichtschrankenanordnung mit Überwachungseinrichtung und daran anschließbarem Diagnosegerät
JPH0152762B2 (ja)
JPH0577143A (ja) 自動化ラインの故障診断装置
JP2609694B2 (ja) 多重化制御装置、原子炉安全保護システム、インバータ制御システム及び診断装置
JPH02161365A (ja) スイッチ開閉状態モニター装置
JPH0668689B2 (ja) ２アウトオブ４回路
JPS594724B2 (ja) コシヨウシンダンホウシキ
US20030225548A1 (en) Method and device for monitoring a machine
JPH07181292A (ja) プラント運転支援装置
JPH0556555A (ja) リレーにおける故障予知装置
JPS61127010A (ja) 機器の制御装置
SU1645916A1 (ru) Устройство проверки топологии коммутационных плат
JPS63259702A (ja) 制御装置の情報収集装置
JP3268078B2 (ja) Ｐｉｐリードスイッチ診断装置
JP2527803B2 (ja) 故障診断装置
JPH10341523A (ja) ディジタル保護継電器
JP3640765B2 (ja) 車両用電子装置の診断装置
JPS6140953B2 (ja)