JPH03265153A - 誘電体分離基板およびこれを用いた半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は誘電体分離基板に係り、特に、支持体が単結晶
シリコンで構成される誘電体分離基板およびその製造方
法ならびにこの誘電体分離基板を用いた半導体集積回路
装置に関するものである。

（従来の技術） 素子間の絶縁耐圧が数１０Ｖ〜数１００ｖといった高耐
圧のＬＳＩでは、それぞれの素子を酸化膜（５１０２）
のような誘電体膜で完全に分離する必要があり、このよ
うな技術分野では、いわゆる誘電体分離基板が広く用い
られている。

これまでの誘電体分離基板は、良く知られるように、多
結晶Ｓｉから成る支持体の表面に、誘電体膜を介して複
数の単結晶Ｓｉ島を形成した複合構造のものが多かった
が、このような複合構造の誘電体分離基板では、単結晶
Ｓｉと多結晶Ｓｉとの熱膨脹率の違い等から、基板に反
りや歪みが発生してしまうという問題がある。

そこで、近年ではこれらの問題点を解決する誘電体分離
基板として、第２図に示したように支持体５を単結晶Ｓ
ｉで構成し、該支持体５と単結晶島となる単結晶ウェハ
とを誘電体膜を介して接合する構造（以下、接合構造と
いう）のものが用いられるようになっている。

第２図において、半導体素子４は島状の単結晶Ｓｉ領域
３内に形成され、該単結晶Ｓｉ領域３は、単結晶Ｓｉか
ら成る支持体５の表面上に誘電体膜２で互いに絶縁され
た状態で形成される。誘電体膜２で絶縁される各単結晶
Ｓｉ領域３の隣接部分の分離溝６には多結晶５ｉ６０１
が形成されている。

以下、このような接合構造の誘電体分離基板の製造方法
を第３図を用いて説明する。

初めに、単結晶Ｓｔウェハ３（１１の主表面を酸化して
、その全面にＳ　Ｉ　Ｏ２１５を形成した後、該ＳｉＯ
３の予定の箇所を開口し、該５ｉｏ２１５をマスクとし
て、例えば水酸化カリウムとイソプロピルアルコール混
合液を用いる異方性エツチングによって深さ約６０μｍ
の分離溝６を形成する　［同図（ａ）］。

次いで、前記マスクとして利用したＳ　Ｉ　Ｏ２１５を
除去し、再びウェハ３０１の主表面を酸化して、その全
面に厚さ１６２μｍの絶縁用酸化膜２を形成した後［同
図（ｂ）　］、その表面に気相成長（ＣＶＤ、形成温度
：〜１２００”Ｃ１形戊速度・〜５μｍ／ｗｉｎ）によ
って、少なくとも前記分離溝６が完全に埋まるまで多結
晶５ｉ６０１を約１００μｍ堆積させる［同図（Ｃ）〕
。

次いで、不要部分の多結晶５ｉ６０１を機械的な切削お
よびメカノケミカル研磨法によるエツチングによって除
去し、分離溝６部分に堆積された多結晶５ｊ６０１の高
さを酸化膜２の表面とほぼ合わせる［同図（ｄ）］。

次いで、支持体となる単結晶Ｓｉウェハ５を用意し、そ
の表面および前記研磨面を適宜の方法で張り合わせ、さ
らに高温の熱処理を加えて２枚のウェハを接合する［同
図（ｅ）］。

なお、上記した２枚の半導体ウェハを接合して誘電体分
離基板を製造する方法に関しては、例えば特開昭６２−
２７０４０号公報に記載されている。

最後に、単結晶ウェハ３０１の不要部分を研磨によって
除去して単結晶Ｓｉ分離島３を形成して誘電体分離基板
を完成する［同図（ｆ’）］。その後、該分離島３の表
面に所望の半導体素子を形成した後に各素子間を配線し
て半導体集積回路装置を完成する［図示せずコ。

（発明が解決しようとする課題） 上記した従来技術では、不要となる多結晶５ｉ６０１の
研磨工程における平滑化技術についての配慮が不足して
いるために、ウェハを接合する場合に要求される約１ｏ
ｏＡ以下の平滑度を有する研磨面を得ることが困難であ
り、接合不良が発生し易いという問題があった。

そこで、発明者等が接合不良の原因を調査したところ、
分離溝６内での多結晶５ｉ６０１の成長方向に原因があ
ることを突き止めた。

以下に、平滑な研磨面が得られない主な原因を、従来技
術による多結晶５ｉ６０１の研磨方法を示しながら詳細
に説明する。

多結晶５ｉ６０１を研磨する場合、初めに、多結晶５ｉ
６０１が不均一に成膜されることによる凹凸や分離溝６
部分に発生する約１０μｍの凹凸をなくすために、機械
的研磨方法（物理的な研磨）によって多結晶５ｉ６０１
を分離島３の底直上約５μｍまで切削し、この後、機械
的な研磨のために残る数１００λ〜数１０００大の微小
な凹凸をメカノケミカル研磨法で研磨して、完全なウェ
ハ接合に必要な約１００大以下の鏡面を作る。

ところが、結晶の成長は面に垂直な方向に生じることか
ら、分離溝６内の多結晶５ｉ６０１には、第４図に示し
たように２つの方向から成長した多結晶５ｉ６０１が衝
突する界面１６が形成される。

界面１６が形成される部分では、メカノケミカル研磨速
度が非常に大きいため、分離溝６領域では分離島３の底
部に比べて研磨が速く進行し、分離島３底部の多結晶５
ｉ６０１が無くなるまで研磨が進行したときは、分離溝
６領域は分離島３底部に比べて数１００Ａ低い凹形状と
なって、完全なウェハ接合に要求される、凹凸が１００
λ以下の平滑な面を得ることができない。

メカノケミカル研磨などのように、化学的な研磨作用の
ある研磨方法の研磨速度は、通常、結晶の粒径、面方位
、成長方向などの影響を受は易く、研磨面の全面が単結
晶である場合や非晶質である場合、あるいは結晶粒径が
非常に小さく結晶の面方位や成長方向などが無視でき、
非晶質層と等価な多結晶層である場合などを除き、研磨
によって１００大以下の平滑度を得ることは非常に困難
であることは良く知られている。

また、上記したような接合不良のために完全なウェハ接
合が達成されないと、その接合力が弱くなるために、各
分離島３に半導体素子を形成して半導体集積回路装置を
構成しようとすると、半導体素子を形成する際の熱処理
や、形成された半導体素子の作動中に発生する熱による
歪で分離島３が支持体５から剥離したり移動したりして
しまう。

この結果、各素子間を接続する配線に断線が生じ、半導
体集積回路装置としての信頼性が低くなってしまうとい
う問題もあった。

本発明の目的は、以上に述べた問題点を解決し、完全な
ウェハ接合を可能にする誘電体分離基板およびその製造
方法ならびに該誘電体分離基板を用いた半導体集積回路
装置を提供することである。

（課題を解決するための手段） 前記の問題点を解決して完全なウェハ接合を実現するた
めに、本発明は、接合構造の誘電体分離基板において、
一方の主表面に分離溝を有する単結晶半導体ウェハの該
一方の主表面に誘電体膜を形成し、その上に多結晶Ｓｉ
を形成した後、前記多結晶Ｓｉを研磨して略平滑化し、
その上に緩衝層を形成する。その後、該緩衝層を研磨し
て平滑化し、そこに単結晶支持体を接合するようにした
。

そして、このようにして形成された誘電体分離基板の各
分離島に半導体素子を形成して半導体集積回路装置を構
成するようにした。

（作用） 上記した構成によれば、分離溝による深い凹部が多結晶
Ｓｉによって比較的浅い四部となるので、緩衝層には該
分離溝による界面が発生しない。したがって、該緩衝層
を研磨すれば、極めて平滑な接合面が得られ、完全なウ
ェハ接合が可能になる。

さらに、完全なウェハ接合か可能になるとその接合力が
十分に強くなるので、各分離島に半導体素子を形成する
ための熱処理を加えても、分離島が支持体から剥離した
り移動したりしてしまうといったことがなくなる。

（実施例） 以下に、図面を参照して本発明の詳細な説明する。第１
図は本発明の一実施例である誘電体分離基板の製造方法
を説明するための断面図である。

同図において、初めに４インチ径、厚み５００μｍの単
結晶Ｓｉウェハ３０１の主表面に、前記した従来技術と
同様の方法で分離溝６、誘電体膜２を形成した後、多結
晶５ｉ６０１を１００μｍの膜厚で形成する［同図（ａ
）］。

次いで、前記と同様にして多結晶５ｉ６０１の表面を機
械的に切削し、分離溝６による約数１０μｍの大きな凹
凸を無くした後、さらにメカノケミカル研磨を行って多
結晶５ｉ６０１の表面を平滑化する［同図（ｂ）コ。

なお、後に単結晶領域３に半導体素子を形成する場合の
熱処理において、多結晶５ｉ６０１の収縮や膨脂によっ
て生じるウェハの湾曲をできるだけ少なくするため、多
結晶５ｉ６０１は単結晶３の直前（〜１０μｍ）まで研
磨することが望ましい。

なお、本実施例では、後に該研磨した多結晶５ｉ６０１
の表面にさらに多結晶Ｓｉを形成するので、該多結晶５
ｉ６０１の表面には数１００久程度の凹凸があっても差
し支えない。したかって、製造工程を簡略化して所要時
間を短縮するのであれば、機械的な切削だけで、その後
のメカノケミカル研磨は省略しても良い。

次に、多結晶５ｉ６０１の表面に残る微小な凹凸を吸収
するための緩衝膜となる多結晶Ｓｉ層７を、多結晶シリ
コン６０１の表面に密着するように、通常のＣＶＤ法に
よって約５μｍの膜厚で形成する［同図（Ｃ）］。この
場合、形成する膜厚か多結晶５ｉ６０１の膜厚に比べて
数１０分の１であることから、成膜速度は遅いが１度に
多数のウェハを処理することができ、製造コストを低減
することが可能なホットウォール方式のＣＶＤを採用し
ても良い。

この多結晶Ｓｉ層７は、前記分離溝６のような深い凹部
が無い、比較的平滑な表面を有する多結晶５ｉ６０１の
表面に成長するので、その成長方向は一定となる。した
がって、多結晶Ｓｉ層７には前記第４図に示したような
界面は発生しない。

次いで、多結晶Ｓｉ層７の表面を、メカノケミカル法に
よって約３μｍ研磨して平滑化する。このとき、該多結
晶Ｓｉ層７には界面が無いので、１００Ａ以下の平滑な
研磨面を容易に得ることができる。

次いで、支持体となる３インチ径で厚みが５００μｍの
単結晶ウェハ５を、前記と同様の接合方法によって接合
し［同図（ｄ）］、単結晶３０１の不要部分を研磨除去
して誘電体分離基板１を完成する［同図（ｅ）〕。

最後に、通常のＬＳＩプロセスによって各単結晶島３に
半導体素子を形成すると共に各素子間に配線を施して半
導体集積回路装置を完成する。

本実施例によれば、分離溝６による深い凹部が多結晶５
ｉ６０１によって比較的浅い凹部となるので、緩衝層で
ある多結晶Ｓｔ層７には部分Ｈａ６による界面が発生し
ない。

この結果、支持体５との接合面となる多結晶Ｓｉ層７の
表面は極めて平滑に研磨することができるようになるの
で完全なウェハ結合が可能となり、信頼性の高い誘電体
分離基板を提供できるようになる。

なお、前記ホットウォール方式のＣＶＤによれば低温で
の成膜が可能となるので、通常のＣＶＤによる場合に比
べて結晶粒を小さくすることかできる。すなわち、前記
多結晶Ｓｉ層７を前記ホットウォール方式のＣＶＤを採
用して形成すれば、その結晶粒子径の大きさを、該多結
晶Ｓｉ層７に接触する前記多結晶Ｓｉ層６０１の、該接
触部近傍の結晶粒子径より小さくすることができる。

その結果、メカノケミカル研磨による平滑程度を非晶質
の場合と同等にできるので、前記多結晶Ｓｉ層７を前記
ホットウォール方式のＣＶＤを採用して形成するように
すれば、さらに接合面が平滑化され、より完全な接合が
可能になる。

第５図は本発明の他の実施例の製造方法を説明するため
の断面図であり、第１図と同一または同等部分には同一
の符号を付した。

同図において、単結晶３０１の表面に分離溝６、誘電体
膜２を形成した後、多結晶５ｉ６０１を１００μｍの膜
厚で形成し、さらにその表面を研磨して平滑化する［同
図（ａ〉］までの工程は、前記と同様なのでその説明は
省略する。

多結晶５ｉ６０１を平滑化した後、ＣＶＤ法によってそ
の表面に非晶質であるアモルファスＳｉ層８を約３μｍ
の膜厚で形成する［同図〈ｂ）］。

次いで、メカノケミカル研磨によって該アモルファスＳ
ｉ層８を約１μｍ研磨し、その表面を平滑化する。この
とき、多結晶５ｉ６０１の表面に大きな凹部がなく、さ
らにはアモルファスＳｉ層が結晶粒界等の無い均質な非
晶質であることから、該アモルファスＳｉ層８には第４
図に示したような界面か無い。したかって、メカノケミ
カル研磨によって極めて容易に１００Ａ以下の平滑面が
得られる。

その後、前記と同様にして支持体５を接合［同図（ｃ）
ＩＬ、単結晶３０１の不要部分を研磨除去して誘電体分
離基板１を完成する［同図（ｄ）］。

最後に、通常のＬＳＩプロセスによって各単結晶島３に
半導体素子を形成すると共に各素子間に配線を施して半
導体集積回路装置を完成する。

本実施例によれば、緩衝層が非晶質となるのでメカノケ
ミカル研磨による平滑程度が前記実施例の場合に比べて
さらに向上し、より完全な接合が可能になる。

なお、上記した各実施例では、緩衝層が多結晶Ｓｉまた
は単結晶Ｓｉといった半導体層であったが、５ｉ０２膜
のような絶縁膜であっても良い。

このような５ｉ０２膜は、多結晶５ｉ６０１の表面を酸
化することによって容易に形成できる。

また、上記した実施例では、いずれも緩衝層がＳｉ含有
物であるものとして説明したが、本発明はこれのみに限
定されるものではなく、ゲルマニウム等の他の任意の物
質を主要物質とする層あるいは膜であっても同様の効果
が得られる。

（発明の効果） 以上の説明から明らかなように、本発明によれば、支持
体との接合面を極めて平滑に研磨することができるよう
になるので完全なウェハ結合か可能となり、信頼性の高
い誘電体分離基板を提供できるようになる。

そして、このような構成の誘電体分離基板の単結晶島に
半導体素子を形成すれば、信頼性の高い半導体集積回路
装置を提供できるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例である誘電体分離基板の製造
方法を説明するための断面図、第２図は接合構造の誘電
体分離基板の断面図、第３図は従来の接合構造の誘電体
分離基板の製造方法を説明するための断面図、第４図は
界面が形成された分離溝の断面図、第５図は本発明の他
の実施例の製造方法を説明するための断面図である。 ２・・・誘電体膜、３・・・単結晶Ｓｉ領域、４・・・
半導体素子、５・・・支持体、６・・・分離溝、７・・
・多結晶Ｓｉ層、８・・・アモルファスＳｉ層、１５・
・・５ｉ０２．３０１・・・単結晶Ｓｉウニｌ、６０１
・・・多結晶Ｓｔ

Claims (8)

【特許請求の範囲】
1. （１）単結晶支持体と、前記単結晶支持体の主表面に接
   合された緩衝層と、前記緩衝層の上に積層された多結晶
   シリコン層と、前記多結晶シリコン層の表面に複数個形
   成され、誘電体膜によって相互に、かつ前記多結晶シリ
   コンと絶縁された単結晶半導体島とを具備し、前記緩衝
   層は、前記多結晶シリコン層の下面に残る微小な凹凸を
   吸収し、前記単結晶支持体との接触面が極めて平滑であ
   ることを特徴とする誘電体分離基板。
2. （２）前記緩衝層は、多結晶シリコン層、ＳｉＯ＿２層
   、および非晶質層のいずれかであることを特徴とする特
   許請求の範囲第１項記載の誘電体分離基板。
3. （３）前記緩衝層の結晶粒子径は、該緩衝層に接触する
   前記多結晶シリコン層の、該接触部近傍の結晶粒子径よ
   り小さいことを特徴とする特許請求の範囲第１項または
   第２項記載の誘電体分離基板。
4. （４）特許請求の範囲第１項ないし第３項のいずれかに
   記載の誘電体分離基板の各単結晶半導体島に、半導体素
   子を形成したことを特徴とする半導体集積回路装置。
5. （５）特許請求の範囲第１項記載の誘電体分離基板の製
   造方法であって、一方の主表面に分離溝を有する単結晶
   半導体ウェハの該一方の主表面に誘電体膜を形成する工
   程と、少なくとも前記分離溝が埋まるまで、前記誘電体
   膜上に多結晶シリコンを形成する工程と、前記多結晶シ
   リコンを研磨して略平滑化する工程と、前記略平滑化面
   の上に緩衝層を形成する工程と、前記緩衝層を研磨して
   平滑化する工程と、 前記平滑化面に単結晶支持体を接合する工程と、前記単
   結晶半導体ウェハの他方の主表面を研磨して、該単結晶
   半導体ウェハを複数の単結晶半導体島とする工程とを有
   する誘電体分離基板の製造方法。
6. （６）前記緩衝層は、多結晶シリコン層および非晶質層
   のいずれかであることを特徴とする特許請求の範囲第５
   項記載の誘電体分離基板の製造方法。
7. （７）前記緩衝層は、多結晶シリコンの表面を酸化して
   形成されたＳｉＯ＿２であることを特徴とする特許請求
   の範囲第５項記載の誘電体分離基板の製造方法。
8. （８）前記緩衝層の結晶粒子径は、該緩衝層に接触する
   前記多結晶シリコン層の、該接触部近傍の結晶粒子径よ
   り小さいことを特徴とする特許請求の範囲第５項ないし
   第７項のいずれかに記載の誘電体分離基板の製造方法。