JPH03265155A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH03265155A JPH03265155A JP6480690A JP6480690A JPH03265155A JP H03265155 A JPH03265155 A JP H03265155A JP 6480690 A JP6480690 A JP 6480690A JP 6480690 A JP6480690 A JP 6480690A JP H03265155 A JPH03265155 A JP H03265155A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating layer
- layer
- silicon substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 238000005498 polishing Methods 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000009499 grossing Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体基板、特にＳ ＯＩ （Ｓｉｌｉｃｏｎ
ｏｎＩｎｓｕｌａｔｏｒ）基板の製造方法に関する９
〔発明の概要］ 第１のシリコン基板上に段差を設ける工程と、前記第１
のシリコン基板上に絶縁層を形成する工程と、前記絶縁
層上に多結晶シリコン層を堆積した後、平坦化して十分
に平滑にする工程と、第２のシリコン基板の表面を十分
に平滑にした後、前記第２のシリコン基板上に絶縁層を
形成する工程と、前記第１のシリコン基板と前記第２の
シリコン基板とを、前記多結晶シリコン層の表面と、前
記絶縁層の表面とを合わせる向きで張り合わせて熱処理
を行う工程と、前記第〕のシリコン基板の裏面側より研
磨し、素子形成領域のみ残して前記第１のシリコン基板
を除去する工程をとることにより、均一な厚さの素子形
成領域を持っ５Ｃ）Ｉ基板を得るようにしたものである
。
ｏｎＩｎｓｕｌａｔｏｒ）基板の製造方法に関する９
〔発明の概要］ 第１のシリコン基板上に段差を設ける工程と、前記第１
のシリコン基板上に絶縁層を形成する工程と、前記絶縁
層上に多結晶シリコン層を堆積した後、平坦化して十分
に平滑にする工程と、第２のシリコン基板の表面を十分
に平滑にした後、前記第２のシリコン基板上に絶縁層を
形成する工程と、前記第１のシリコン基板と前記第２の
シリコン基板とを、前記多結晶シリコン層の表面と、前
記絶縁層の表面とを合わせる向きで張り合わせて熱処理
を行う工程と、前記第〕のシリコン基板の裏面側より研
磨し、素子形成領域のみ残して前記第１のシリコン基板
を除去する工程をとることにより、均一な厚さの素子形
成領域を持っ５Ｃ）Ｉ基板を得るようにしたものである
。
１従未の技術］
３、発明の詳細な説明
従来、第２図（ａ）〜（Ｃ）に示すように１表面が十分
に平滑にされた第１のシリコン基板２１上に絶縁層２２
を形成しく第２図（ａ））、表面が十分に平滑にされた
第２のシリコン基板２３と絶縁層２２を接合し、熱処理
を行う。（第２図（ｂ））。第２のシリコン基板２３を
裏面側より研磨し、所要の厚さの素子形成領域２４を得
るという工程の半導体基板の製造方法が知られていた。
に平滑にされた第１のシリコン基板２１上に絶縁層２２
を形成しく第２図（ａ））、表面が十分に平滑にされた
第２のシリコン基板２３と絶縁層２２を接合し、熱処理
を行う。（第２図（ｂ））。第２のシリコン基板２３を
裏面側より研磨し、所要の厚さの素子形成領域２４を得
るという工程の半導体基板の製造方法が知られていた。
［発明が解決しようとする課題］
しかし、従来の製造方法による半導体基板では、素子形
成領域２４の厚さを所要の厚さに制御することが難しく
、基板全面にわたり、均一な厚さが得られないという欠
点があった。
成領域２４の厚さを所要の厚さに制御することが難しく
、基板全面にわたり、均一な厚さが得られないという欠
点があった。
そこで本発明は、従来のこのような欠点を解決し、基板
全面にわたり、均一な厚さの素子形成領＠２４を得るこ
とを目的としている。
全面にわたり、均一な厚さの素子形成領＠２４を得るこ
とを目的としている。
［課題を解決するための手段］
上記課題を解決するために、本発明は第１のシフコン基
板上に段差を設ける工程と、その上に絶縁層を形成する
工程と絶縁層上に多結晶シリコン層を堆積して平坦化し
、十分に平滑にする工程と、表面を十分に平滑にした第
２のシリコン基板上に絶縁層を形成する工程と、第１の
シリコン基板と第２のシリコン基板とを多結晶シリコン
と絶縁層が向かい合う向きで張り合わせて熱処理する工
程と、第１のシリコン基板裏面側より研磨して、素子形
成領域のみを残して除去する工程をとることにより、第
１のシリコン基板上の絶縁層を研磨のストッパとして均
一な厚さの素子形成領域を得るようにした。
板上に段差を設ける工程と、その上に絶縁層を形成する
工程と絶縁層上に多結晶シリコン層を堆積して平坦化し
、十分に平滑にする工程と、表面を十分に平滑にした第
２のシリコン基板上に絶縁層を形成する工程と、第１の
シリコン基板と第２のシリコン基板とを多結晶シリコン
と絶縁層が向かい合う向きで張り合わせて熱処理する工
程と、第１のシリコン基板裏面側より研磨して、素子形
成領域のみを残して除去する工程をとることにより、第
１のシリコン基板上の絶縁層を研磨のストッパとして均
一な厚さの素子形成領域を得るようにした。
［作用］
上記のように、研磨により第１のシリコン基板を除去す
る工程において、第１のシリコン基゛板上に形成した絶
縁層がストッパとして働き、素子領域の厚さを基板全面
にわたり、均一に制御できるのである。
る工程において、第１のシリコン基゛板上に形成した絶
縁層がストッパとして働き、素子領域の厚さを基板全面
にわたり、均一に制御できるのである。
［実施例１
以下に、本発明の実施例を図面に基いて説明する。第１
図（ａ）〜（ｆ）は本発明による半導体基板の製造方？
去の工程順断面図である。まず第１のシリコン基板１上
に素子形成領域６の厚さに応した所要の段差１０を設け
る。（第１図（ａ））。この段差は、ＲＩＥ等によって
直接第１のシリコン基板１上に形成しても良いし、選択
的酸化（ＬＯＧＯ３）を行った後、酸化層をとりのぞい
て得ても良い。次に第１のシリコン基板ｌ上に絶縁層２
を熱酸化法又はＣＶＤ法により形成する（第１図（ｂ）
）、次に絶縁層２上にＣＶＤ？去により段差１０よりも
厚く多結晶シリコン層３を堆積しく第１図（Ｃ））。通
常のボリシング法等により表面を平坦かつ平滑にする（
第１図（ｄ））。次に、十分に表面を平滑にした第２の
シリコン基板４上に熱酸化法により絶縁層５を形成した
後、第１のシリコン基板１と第２のシリコン基板４とを
、多結晶シリコン層３と絶縁層５が向かい合う向きで張
り合わせ、熱処理を行い密着接合する（第１図（ｅ））
、次に第１のシリコン基板１裏面側よりメカノケミカル
ボリジングを行い、素子形成領＠６を残して第１のシリ
コン基板１を除去する。（第１図（ｆ））。前記メカノ
ケミカルボリジングでは、砥粒として、コロイダルシリ
カ、化学液として有機アンモニアを用いることにより、
絶縁層２が二酸化シリコンの場合、単結晶シリコンに比
べて加工速度を１１５０以下にすることができ、ポリシ
ングを絶縁層２が露出した時点で止めることができる。
図（ａ）〜（ｆ）は本発明による半導体基板の製造方？
去の工程順断面図である。まず第１のシリコン基板１上
に素子形成領域６の厚さに応した所要の段差１０を設け
る。（第１図（ａ））。この段差は、ＲＩＥ等によって
直接第１のシリコン基板１上に形成しても良いし、選択
的酸化（ＬＯＧＯ３）を行った後、酸化層をとりのぞい
て得ても良い。次に第１のシリコン基板ｌ上に絶縁層２
を熱酸化法又はＣＶＤ法により形成する（第１図（ｂ）
）、次に絶縁層２上にＣＶＤ？去により段差１０よりも
厚く多結晶シリコン層３を堆積しく第１図（Ｃ））。通
常のボリシング法等により表面を平坦かつ平滑にする（
第１図（ｄ））。次に、十分に表面を平滑にした第２の
シリコン基板４上に熱酸化法により絶縁層５を形成した
後、第１のシリコン基板１と第２のシリコン基板４とを
、多結晶シリコン層３と絶縁層５が向かい合う向きで張
り合わせ、熱処理を行い密着接合する（第１図（ｅ））
、次に第１のシリコン基板１裏面側よりメカノケミカル
ボリジングを行い、素子形成領＠６を残して第１のシリ
コン基板１を除去する。（第１図（ｆ））。前記メカノ
ケミカルボリジングでは、砥粒として、コロイダルシリ
カ、化学液として有機アンモニアを用いることにより、
絶縁層２が二酸化シリコンの場合、単結晶シリコンに比
べて加工速度を１１５０以下にすることができ、ポリシ
ングを絶縁層２が露出した時点で止めることができる。
［発明の効果］
本発明は、以上説明したように従来の課題であった素子
形成領域の厚さのバラツキをなくし、基板全面にわたり
、所要の厚さの素子形成領域を均一な厚さで得ることが
できるという効果があり、大面積に分留りよく素子を形
成することができる基板を供給するものである。
形成領域の厚さのバラツキをなくし、基板全面にわたり
、所要の厚さの素子形成領域を均一な厚さで得ることが
できるという効果があり、大面積に分留りよく素子を形
成することができる基板を供給するものである。
第１図（ａ）〜（ｆ）は、本発明にかかる半導体基板の
製造方法の工程順断面図、第２図（ａ）〜（ｃ）は従来
の半導体基板の製造方法の工程順断面図である。 １．２１・・第１のシリコン基板 ２．２２・・絶縁層 ３・・・・・多結晶シリコン層 ４．２３・・第２のシリコン基板 ５・・・・・絶縁層 ６．２４・・素子成形領域 ｌ○・・・・段差
製造方法の工程順断面図、第２図（ａ）〜（ｃ）は従来
の半導体基板の製造方法の工程順断面図である。 １．２１・・第１のシリコン基板 ２．２２・・絶縁層 ３・・・・・多結晶シリコン層 ４．２３・・第２のシリコン基板 ５・・・・・絶縁層 ６．２４・・素子成形領域 ｌ○・・・・段差
Claims (1)
- 第１のシリコン基板上に段差を設ける工程と、前記第
１のシリコン基板上に絶縁層を形成する工程と前記絶縁
層上に多結晶シリコン層を堆積した後平坦化して十分に
平滑にする工程と、第２のシリコン基板の表面を十分に
平滑にした後、前記第２のシリコン基板表面に絶縁層を
形成する工程と、前記第１のシリコン基板と前記第２の
シリコン基板を、前記多結晶シリコン層の表面と前記絶
縁層の表面とを合わせる向きで張り合わせて熱処理を行
う工程と、前記第１のシリコン基板の裏面側より研磨し
、素子形成領域のみ残して前記第１のシリコン基板を除
去する工程を有することを特徴とする半導体基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6480690A JPH03265155A (ja) | 1990-03-15 | 1990-03-15 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6480690A JPH03265155A (ja) | 1990-03-15 | 1990-03-15 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03265155A true JPH03265155A (ja) | 1991-11-26 |
Family
ID=13268855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6480690A Pending JPH03265155A (ja) | 1990-03-15 | 1990-03-15 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03265155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5484738A (en) * | 1992-06-17 | 1996-01-16 | International Business Machines Corporation | Method of forming silicon on oxide semiconductor device structure for BiCMOS integrated circuits |
-
1990
- 1990-03-15 JP JP6480690A patent/JPH03265155A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5484738A (en) * | 1992-06-17 | 1996-01-16 | International Business Machines Corporation | Method of forming silicon on oxide semiconductor device structure for BiCMOS integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2233115A1 (en) | Semiconductor substrate and method of manufacturing the same | |
| JPH01241823A (ja) | 半導体装置の製造方法 | |
| JPH10223580A (ja) | 片面がコーティングおよび仕上げされた半導体ウエハの製造方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH03109731A (ja) | 半導体基板の製造方法 | |
| JPH03265155A (ja) | 半導体基板の製造方法 | |
| JP2762462B2 (ja) | 半導体基板の製造方法 | |
| JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
| JPH0437020A (ja) | 熱圧着ウエーハの製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JP3422225B2 (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JP2766417B2 (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JPH03265156A (ja) | 半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| RU2022404C1 (ru) | Способ получения структур для интегральных схем с диэлектрической изоляцией элементов | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
| JPS61232661A (ja) | シリコン結晶体の接合方法 | |
| JPS63266830A (ja) | 表面平坦化方法 | |
| JPH05226463A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JP2981673B2 (ja) | 半導体基板の製造方法 | |
| JPH03270209A (ja) | 直接接合シリコン基板の作製方法 | |
| JPH03265157A (ja) | 半導体基板の製造方法 | |
| JPS60106165A (ja) | 半導体装置の製造方法 |