JPS63266830A - 表面平坦化方法 - Google Patents
表面平坦化方法Info
- Publication number
- JPS63266830A JPS63266830A JP9989787A JP9989787A JPS63266830A JP S63266830 A JPS63266830 A JP S63266830A JP 9989787 A JP9989787 A JP 9989787A JP 9989787 A JP9989787 A JP 9989787A JP S63266830 A JPS63266830 A JP S63266830A
- Authority
- JP
- Japan
- Prior art keywords
- sio2
- silicon
- polishing
- silicon film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 238000005498 polishing Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 50
- 229910052681 coesite Inorganic materials 0.000 abstract description 25
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 25
- 239000000377 silicon dioxide Substances 0.000 abstract description 25
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 25
- 229910052682 stishovite Inorganic materials 0.000 abstract description 25
- 229910052905 tridymite Inorganic materials 0.000 abstract description 25
- 239000010410 layer Substances 0.000 abstract description 8
- 238000001312 dry etching Methods 0.000 abstract description 5
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 abstract description 4
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 abstract description 2
- 239000007864 aqueous solution Substances 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 2
- 229920000728 polyester Polymers 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野」
本発明は半導体素子の製造プロセスにおけるＳｉＯ２の
表面平坦化方法に関するものである。
表面平坦化方法に関するものである。
［従来の技術］
半導体素子、集積回路の製造工程においては、これらを
構成する個々のトランジスタ、配線などの工程によって
そのデバイス層の表面には必ず凹凸を生ずる。この凹凸
はさらにその後の多層配線などの工程にとって大ぎな障
害となっている。また、能動層をＳｉＯ２などの絶縁層
を介して多層に積層した構造、いわゆる三次元回路素子
の作製においても、このＳｉＯ２の表面に凹凸があるこ
とはその上の能動層形成に不都合でおる。
構成する個々のトランジスタ、配線などの工程によって
そのデバイス層の表面には必ず凹凸を生ずる。この凹凸
はさらにその後の多層配線などの工程にとって大ぎな障
害となっている。また、能動層をＳｉＯ２などの絶縁層
を介して多層に積層した構造、いわゆる三次元回路素子
の作製においても、このＳｉＯ２の表面に凹凸があるこ
とはその上の能動層形成に不都合でおる。
従来から行われている表面の平坦化方法としては流動性
のある有機膜をスピン塗布した後、等速ドライエツチン
グをする方法、およびポリシングによる方法がある。
のある有機膜をスピン塗布した後、等速ドライエツチン
グをする方法、およびポリシングによる方法がある。
［発明が解決しようとする問題点］
しかしながらスピン塗布と等速ドライエツチングによる
方法では、第一段階での流動性有機膜の平坦化が問題で
ある。すなわち、流動性が必すしも十分でないために表
面に凹凸が残ったり、あるいはドライエツチング前の焼
きしめ熱処理時には必ず膜の収縮がおこるが、５１０２
の凹部では凸部に比へて膜が厚いため収縮量も多く、結
果として初めに残った凹凸か拡大されるなどの問題点が
あった。
方法では、第一段階での流動性有機膜の平坦化が問題で
ある。すなわち、流動性が必すしも十分でないために表
面に凹凸が残ったり、あるいはドライエツチング前の焼
きしめ熱処理時には必ず膜の収縮がおこるが、５１０２
の凹部では凸部に比へて膜が厚いため収縮量も多く、結
果として初めに残った凹凸か拡大されるなどの問題点が
あった。
一方、ポリシングによる方法では、局所的に見た平坦性
は極めて良好となるが、大口径全面にわたる均一性はウ
ェハのそり、厚さの不均一などから問題があった。
は極めて良好となるが、大口径全面にわたる均一性はウ
ェハのそり、厚さの不均一などから問題があった。
本発明は以上）ホべたような従来の問題点を解消するた
めになされたもので、大口径ウェハであってもウェハ仝
体にわたり良好な平坦面を得ることのできる表面平坦化
方法を提供することを目的とする。
めになされたもので、大口径ウェハであってもウェハ仝
体にわたり良好な平坦面を得ることのできる表面平坦化
方法を提供することを目的とする。
［問題点を解決するための手段］
本発明は、表面に凹凸が形成されたＳｉＯ２上にシリコ
ン膜をＳ！０２上の凹凸の段差以上の厚さに堆積する工
程と、前記シリコン膜を選択ポリシングし、前記５１０
２の凸部をストッパーとする平坦面を形成する工程と、
前記ＳｉＯ２とシリコンの等速エツチングを行ってＳｉ
Ｏ２の平坦面を形成する工程とを有してなることを特徴
とする表面平坦化方法である。
ン膜をＳ！０２上の凹凸の段差以上の厚さに堆積する工
程と、前記シリコン膜を選択ポリシングし、前記５１０
２の凸部をストッパーとする平坦面を形成する工程と、
前記ＳｉＯ２とシリコンの等速エツチングを行ってＳｉ
Ｏ２の平坦面を形成する工程とを有してなることを特徴
とする表面平坦化方法である。
［作用］
本発明で重要な点は第一段階での平坦化（ＳｉＯ２上の
凹部を充填して平坦化する段階）においてＳｉＯ２の凹
部の充填にシリコンを用いること、およびこの平坦化工
程に続いてＳｉＯ２をストッパーとするシリコンの選択
ポリシングを用いることである。選択ポリシングとはシ
リコンと研摩液との化学反応とこれに続くその反応生成
物の機械的除去作用を利用したもので、シリコンに対し
ては例えば１０卯／ｈの研摩速度を持つが、ＳｉＯ２に
対しては、上述の化学反応が生じないため実質的に研摩
速度はゼロとなるような物質を用いる方法である。この
結果、選択ポリシングの段階での平坦性および大ロ径つ
ェハ内均−性は極めて良好となり、その後のシリコンと
ＳｉＯ２の等速エツチングによって最終的な８１０２表
面の平坦化が実現される。
凹部を充填して平坦化する段階）においてＳｉＯ２の凹
部の充填にシリコンを用いること、およびこの平坦化工
程に続いてＳｉＯ２をストッパーとするシリコンの選択
ポリシングを用いることである。選択ポリシングとはシ
リコンと研摩液との化学反応とこれに続くその反応生成
物の機械的除去作用を利用したもので、シリコンに対し
ては例えば１０卯／ｈの研摩速度を持つが、ＳｉＯ２に
対しては、上述の化学反応が生じないため実質的に研摩
速度はゼロとなるような物質を用いる方法である。この
結果、選択ポリシングの段階での平坦性および大ロ径つ
ェハ内均−性は極めて良好となり、その後のシリコンと
ＳｉＯ２の等速エツチングによって最終的な８１０２表
面の平坦化が実現される。
［実施例］
以下、本発明の実施例を図面を用いて詳細に説明する。
第１図は本発明の方法の一実施例を示す工程図である。
第１図（ａ）はシリコン基板１の上にデバイス層２が形
成され、その上にデバイス保護および層間絶縁膜となる
ＳｉＯ２３が形成された状態である。デバイス層の表面
は凹凸形状となるため、ＳｉＯ２３の上面もこれを反映
して凹凸形状となる。
成され、その上にデバイス保護および層間絶縁膜となる
ＳｉＯ２３が形成された状態である。デバイス層の表面
は凹凸形状となるため、ＳｉＯ２３の上面もこれを反映
して凹凸形状となる。
第１図（ｂ）はＳｉＯ２３にシリコン膜４をＬＰＣＶＤ
法で形成した状態を示し、このシリコン膜４の上面には
やはり凹凸がある。第１図（Ｃ）は前記シリコン膜４上
を選択ポリシングすることによりＳｉＯ２３の凸部がス
トッパーとなって自動的にポリシングが停止し、ＳｉＯ
２の凹部にシリコン膜が残り表面が平坦となった状態を
示す。本実施例では、この選択ポリシングは、ウェハを
支持板にワックスで固定し、ポリエステル製のポリシン
グパッドと、エチレンジアミン・ピロカテコール水溶液
によって行った。この時いわゆる研摩材は一切用いなか
った。次いで、シリコンとＳｉＯ２に対するエツチング
速度の等しくなるドライエツチングを行うことにより、
第１図（ｄ）に示すようなＳｉＯ２の平坦化が完了する
。
法で形成した状態を示し、このシリコン膜４の上面には
やはり凹凸がある。第１図（Ｃ）は前記シリコン膜４上
を選択ポリシングすることによりＳｉＯ２３の凸部がス
トッパーとなって自動的にポリシングが停止し、ＳｉＯ
２の凹部にシリコン膜が残り表面が平坦となった状態を
示す。本実施例では、この選択ポリシングは、ウェハを
支持板にワックスで固定し、ポリエステル製のポリシン
グパッドと、エチレンジアミン・ピロカテコール水溶液
によって行った。この時いわゆる研摩材は一切用いなか
った。次いで、シリコンとＳｉＯ２に対するエツチング
速度の等しくなるドライエツチングを行うことにより、
第１図（ｄ）に示すようなＳｉＯ２の平坦化が完了する
。
なお、第１図（ａ）の状態でのＳｉＯ２３の凹凸の段差
は１，５廓であったが、最終的なＳｉＯ２３の凹凸の段
差は５００八であり、かつ４インヂウエハの全面にわた
り良好な均一性が得られた。
は１，５廓であったが、最終的なＳｉＯ２３の凹凸の段
差は５００八であり、かつ４インヂウエハの全面にわた
り良好な均一性が得られた。
［発明の効果］
以上説明したように、本発明の方法によれば、ＳｉＯ２
の表面平坦化において、ＳｉＯ２の凹部にシリコンを埋
めて表面を平坦とする第一段階の平坦化の完全性が極め
て優れている。また、この工程にはＳｉＯ２の凸部をス
トッパーとする選択ポリシングによる自動的なポリシン
グ停止機構を有しているから、大口径ウェハ内の均一性
も良い。この結果、ウェハ全面にわたって均一なＳｉＯ
２平坦面を得ることができる。
の表面平坦化において、ＳｉＯ２の凹部にシリコンを埋
めて表面を平坦とする第一段階の平坦化の完全性が極め
て優れている。また、この工程にはＳｉＯ２の凸部をス
トッパーとする選択ポリシングによる自動的なポリシン
グ停止機構を有しているから、大口径ウェハ内の均一性
も良い。この結果、ウェハ全面にわたって均一なＳｉＯ
２平坦面を得ることができる。
第１図は本発明の方法の一実施例を示す工程図である。
Claims (1)
- （１）表面に凹凸が形成されたＳｉＯ＿２上にシリコン
膜をＳｉＯ＿２上の凹凸の段差以上の厚さに堆積する工
程と、前記シリコン膜を選択ポリシングし、前記ＳｉＯ
＿２の凸部をストッパーとする平坦面を形成する工程と
、前記ＳｉＯ＿２とシリコンの等速エッチングを行つて
ＳｉＯ＿２の平坦面を形成する工程とを有してなること
を特徴とする表面平坦化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9989787A JPS63266830A (ja) | 1987-04-24 | 1987-04-24 | 表面平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9989787A JPS63266830A (ja) | 1987-04-24 | 1987-04-24 | 表面平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63266830A true JPS63266830A (ja) | 1988-11-02 |
Family
ID=14259561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9989787A Pending JPS63266830A (ja) | 1987-04-24 | 1987-04-24 | 表面平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63266830A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214001A (en) * | 1990-01-18 | 1993-05-25 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having planar single crystal semiconductor surface |
| US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
| US5445996A (en) * | 1992-05-26 | 1995-08-29 | Kabushiki Kaisha Toshiba | Method for planarizing a semiconductor device having a amorphous layer |
| US5795495A (en) * | 1994-04-25 | 1998-08-18 | Micron Technology, Inc. | Method of chemical mechanical polishing for dielectric layers |
-
1987
- 1987-04-24 JP JP9989787A patent/JPS63266830A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214001A (en) * | 1990-01-18 | 1993-05-25 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having planar single crystal semiconductor surface |
| US5445996A (en) * | 1992-05-26 | 1995-08-29 | Kabushiki Kaisha Toshiba | Method for planarizing a semiconductor device having a amorphous layer |
| US5914275A (en) * | 1992-05-26 | 1999-06-22 | Kabushiki Kaisha Toshiba | Polishing apparatus and method for planarizing layer on a semiconductor wafer |
| US5948205A (en) * | 1992-05-26 | 1999-09-07 | Kabushiki Kaisha Toshiba | Polishing apparatus and method for planarizing layer on a semiconductor wafer |
| US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
| US5510652A (en) * | 1993-04-22 | 1996-04-23 | International Business Machines Corporation | Polishstop planarization structure |
| US5795495A (en) * | 1994-04-25 | 1998-08-18 | Micron Technology, Inc. | Method of chemical mechanical polishing for dielectric layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2876470B2 (ja) | 半導体装置の製造方法 | |
| JPH0513389A (ja) | 研磨装置 | |
| JPS63114213A (ja) | 平担化方法 | |
| JP2001015460A5 (ja) | ||
| JPH07249626A (ja) | 半導体装置の製造方法 | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| JPS63266830A (ja) | 表面平坦化方法 | |
| JPH03295239A (ja) | 半導体装置の製造方法 | |
| JPH02177435A (ja) | 半導体基板の製法 | |
| JP2762462B2 (ja) | 半導体基板の製造方法 | |
| JPH06252109A (ja) | 半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH02237121A (ja) | 半導体装置の製造方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH0563211A (ja) | 半導体装置の製造方法 | |
| JPH02177433A (ja) | 半導体基板の製法 | |
| JPH03270254A (ja) | 半導体装置の製造方法 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JP2762503B2 (ja) | 半導体基板の製法 | |
| JPS63123645A (ja) | 半導体装置の製造方法 | |
| KR100257760B1 (ko) | 이중실리콘 기판 제조 방법 | |
| JP2754819B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPS63248148A (ja) | 半導体集積回路装置の製造方法 | |
| JP3518083B2 (ja) | 基板の製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 |