JPH03265251A - 回線アドレススキャン回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回線アドレススキャン回路、特に最上位（ＭＳ
Ｂ）ビットのみ異なり他のビットか同一のアドレスの２
群の回線を収容する回線アダプタを制御するために通信
制御装置に設けられる回線アドレススキャン回路に関す
る。

〔従来の技術〕

従来、この種の回線アドレススキャン回路は、全ての回
線を一定の速度でスキャンして監視するために、回線ア
ドレスを一定速度で順次出力するためのカウンタと、ス
キャンされた回線から通信制御装置の処理部へ出力され
る割込み信号の選択手段とから構成されている。

〔発明が解決しようとする課題〕

上述した従来の回線アドレススキャン回路は、本来ＭＳ
Ｂビットのみ異なる２つの回線が端末に接続されていて
、端末では例えばＭＳＢビ・ントが゛１°゛の回線（以
下上位回線という）を優先に、ＭＳＢビットが“Ｏ“の
回線く以下下位回線という）を非優先として使い分けて
いるが、上位回線側のスキャンと下位回線側のスキャン
とをシリアルに行なっているため、アドレススキャンで
は上位回線が優先されることなく平等に扱われ、上位回
線からの割込みが伝達される待ち時間が少なくないとい
う欠点がある。

〔課題を解決するための手段〕

本発明の回線アドレススキャン回路は、各端末からのそ
れぞれ同一アドレスの優先および非優先の二つの回線を
収容し、それぞれの回線がプロセッサへの割込み信号を
持ち独立に制御される回線アダプタを制御するために通
信制御装置に設けられる回線アドレススキャン回路にお
いて、回線からの割込みをスキャンするための回線アド
レスを生成する回線アドレスカウンタと、この回線アド
レススキンタを更新するために非優先回線側の処理時に
低速のクロックを優先回線側の処理時に高速のクロック
を選択して与える第１のセクタと、優先回線側の割込み
要求と非優先回線側の割込み要求とを選択してプロセッ
サに割込み信号、を与える第２のセレクタと、非優先回
線側のスキャン時に優先回線側の割込み要求を保持して
、優先回線側のスキャン時に保持されている割込み要求
を読出して前記第２のセレクタに与える割込み保持手段
とを有することによりＷ！戒される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例のブロック図で、プロセッサ
からの低速クロック信号線１１と高速クロック信号線１
２とがセレクタ２に接続され、セレクタ２は出力の信号
線１３を介して回線アドレスカウンタ１に接続されてい
る。回線アドレスカウンタｌのＭＳＢビットは信号線１
４を介してセレクタ２とセレクタ３と読み・書き制御回
路５とに接続され、回線アドレスカウンタ１のＭＳＢビ
ット以外のビットは信号線１５を介して読み・書き制御
回路５および回線アダプタに接続されている。セレクタ
３は信号線１６を介してプロセッサに接続され、信号線
１７を介して回線アダプタに接続されている。また、読
み・書き制御回路５は信号線２１を介して回線アダプタ
に接続され、信号線１８□〜１８．および信号線１９＋
〜１９．。

を介して割込み保持レジスタ４に接続されている。さら
にまた、割込み保持レジスタ４は信号線２０を介してセ
レクタ３に接続された構成となっている。

セレクタ２は回線アドレスカウンタ１の入力クロックの
選択用で、回線アドレススキンタエのＭＳＢビットが“
Ｏ”のときは低速クロック信号線１１を選択し、ＭＳＢ
ビットが１″のときは高速クロック信号線１２を選択し
て信号線１３に出力する。回線アドレスカウンタ１は信
号線１３から入力されるクロックでカウントアツプする
＋１カウンタで、上述のようにＭＳＢビット以外の出力
は信号線１５を介して回線アダプタに出力され、ＭＳＢ
ビットは優先回線側の処理と非優先回線側の処理とを切
替える信号として信号線１４に出力される。セレクタ３
は割込み信号の選択用で、回線アドレスカウンタ１のＭ
ＳＢビットが“Ｏ”′のときは非優先回線側の割込み信
号１７を選択し、ＭＳＢビットが“１パのときは優先回
線側の割込み信号線２０を選択して信号線１６に出力す
る。割込みレジスタ４は優先回線側の割込み信号を回線
ごとに保持しておくためのレジスタで回線数ｎに対して
ｎビットのフラグを有している。読み・書き制御回路５
は割込みレジスタ４の制御を行なうもので、回線アドレ
スカウンタ１のＭＳＢビットが“′０”のときは、信号
線１５が示す回線アドレスに応じたビット位置に優先回
線側の割込み信号である信号線２１の値を書込む。この
とき信号線１８１〜１８゜は回線アドレスごとの書込み
に用いられる。また回線アドレスカウンタ１のＭＳＢビ
ットが“′１′°のときは割込み保持レジスタ４からの
読出し動作となり、信号線１５が示す回線アドレスに応
じたビット位置の値を信号線２０に出力する。このとき
信号線１９、〜１９Ｉｌは回線アドレスごとの読出しに
用いられる。

第２図は第１図の動作時の各信号の一例を示すタイムチ
ャートで、以下第２図を参照して第１図の動作について
説明を進める。

回線アドレスカウンタ１のＭＳＢが“Ｏ”の非優先回線
側のスキャン時には、信号線１１から低速クロックがセ
レクタ２を介して回線アドレスカウンタ１に入され、Ｍ
ＳＢが′１”の優先回線側のスキャン時には、信号線１
２から高速クロックがセレクタ２を介して回線アドレス
カウンタ１に入力される。回線アドレスカウンタ１から
信号線１５を介して回線アダプタに出力される回線アド
レスにより、回線アダプタ内において非優先および優先
回線の“１“から°″ｎ“までスキャンされる。このと
き信号線１４か示すＭＳＢヒツトが”Ｏ”のときは非優
先回線側の処理を、ＭＳＢビット″“１″のときは優先
回線側の処理を行なうことどなる。即ち、ＭＳＢビット
が“′０パのときはセレクタ３は信号線１７を選択して
、非優先回線からの割込み信号を信号線１６を介してプ
ロセッサに送り、さらに回線アダプタがスキャンした優
先回線からの割込み信号が信号線２１を介して読み・書
き制御回路５に与えられて、信号線１８１〜１８．を介
して割込み保持レジスタ４に回線ごとの割込み要求が書
込まれる。一方、ＭＳＢビットが“１”のときはセレク
タ３は信号線２０を選択して、読み・書き制御回路５は
割込み保持レジスタ４に書込まれている優先回線の割込
み要求を、信号線２０に高速クロックに従って出力し、
信号線１６を介してプロセッサに送ることとなる。

〔発明の効果］ 以上説明したように本発明の回線アドレススキャン回路
は、非優先回線側アドレスのスキャン時に優先回線側の
割込み信号を保持しておき、優先回線側アドレスのスキ
ャン時にこの保持した割込み信号を高速に読み出すこと
により、優先回線側のスキャン時間を短縮し、回線処理
効率を上げることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の動作時の各信号の一例を示すタイムチャートである
。 １・・・回線アドレスカウンタ、２．３・・・セレクタ
、４・・・割込み保持レジスタ、５・・・読み・書き制
Ｗ回路。

Claims (1)

【特許請求の範囲】
1. 各端末からのそれぞれ同一アドレスの優先および非優先
   の二つの回線を収容し、それぞれの回線がプロセッサへ
   の割込み信号を持ち独立に制御される回線アダプタを制
   御するために通信制御装置に設けられる回線アドレスス
   キャン回路において、回線からの割込みをスキャンする
   ための回線アドレスを生成する回線アドレスカウンタと
   、この回線アドレスカウンタを更新するために非優先回
   線側の処理時に低速のクロックを優先回線側の処理時に
   高速のクロックを選択して与える第１のセクタと、優先
   回線側の割込み要求と非優先回線側の割込み要求とを選
   択してプロセッサに割込み信号を与える第２のセレクタ
   と、非優先回線側のスキャン時に優先回線側の割込み要
   求を保持して、優先回線側のスキャン時に保持されてい
   る割込み要求を読出して前記第２のセレクタに与える割
   込み保持手段とを有することを特徴とする回線アドレス
   スキャン回路。