JPH03265468A - 位相制御回路 - Google Patents
位相制御回路Info
- Publication number
- JPH03265468A JPH03265468A JP6261190A JP6261190A JPH03265468A JP H03265468 A JPH03265468 A JP H03265468A JP 6261190 A JP6261190 A JP 6261190A JP 6261190 A JP6261190 A JP 6261190A JP H03265468 A JPH03265468 A JP H03265468A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase control
- phase
- control command
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、サイリスタ整流器の位相制御回路に関する。
（従来の技術）
サイリスタ整流器の位相制御回路は、サイリスタ整流器
の直流出力電圧または電流を制御する制御装置の位相制
御指令を入力とし、位相制御指令に対応した位相の、パ
ルスをサイリスタ整流器へ出力するものである。従って
サイリスタ整流器の交流電源電圧の負から正もしくは正
から負のゼロクロスを検出して位相基準としている。
の直流出力電圧または電流を制御する制御装置の位相制
御指令を入力とし、位相制御指令に対応した位相の、パ
ルスをサイリスタ整流器へ出力するものである。従って
サイリスタ整流器の交流電源電圧の負から正もしくは正
から負のゼロクロスを検出して位相基準としている。
第４図は従来の位相制御回路の一例を示す構成図である
。同図においてサイリスタ整流器１は交流電源２を制御
整流して直流負荷３へ直流電力を供給するように構成さ
れており、位相制御回路４からパルスＰＬが供給される
。
。同図においてサイリスタ整流器１は交流電源２を制御
整流して直流負荷３へ直流電力を供給するように構成さ
れており、位相制御回路４からパルスＰＬが供給される
。
位相制御回路４は、ゼロクロス検出部４ａとカウンタ４
ｂとパルス発生部４ｃから成っている。ゼロクロス検出
部４ａは変圧器５を介して交流電源２の電圧ＥＡを入力
してこれを矩形波に変換して矩形波信号ＳＳを出力する
。カウンタ４ｂは矩形波信号ＳＳの立上り時に制御装置
６から入力される位相制御指令を読み取ってカウントを
開始し、最大カウントに達すると信号ＣＯを出力してカ
ウントを停止する。パルス発生部４ｃは信号Ｃ○の立上
りを検出して所定パルス幅のパルスＰＬをサイリスタ整
流器１へ出力する。
ｂとパルス発生部４ｃから成っている。ゼロクロス検出
部４ａは変圧器５を介して交流電源２の電圧ＥＡを入力
してこれを矩形波に変換して矩形波信号ＳＳを出力する
。カウンタ４ｂは矩形波信号ＳＳの立上り時に制御装置
６から入力される位相制御指令を読み取ってカウントを
開始し、最大カウントに達すると信号ＣＯを出力してカ
ウントを停止する。パルス発生部４ｃは信号Ｃ○の立上
りを検出して所定パルス幅のパルスＰＬをサイリスタ整
流器１へ出力する。
第５図は、第４図の従来の位相制御回路の動作を説明す
る波形図である。同図においてカウント値ＣＮＴはカウ
ンタ４ｂのカウント値を示す。電圧ＥＡが正の期間に高
値、負の期間に低値を示す矩形波信号ＳＳの立上り時ｔ
４にカウンタ４ｂは位相制御指令Ｃ８を読み取ってカウ
ント値ＣＮＴが位相制御指令Ｃ８となる。その後、カウ
ンタ４ｂはカウントを行ない、カウント値ＣＮＴは上昇
し、最大カウントに達したｔ２でカウントを停止して信
号ＣＯを出力し、次に矩形波信号ＳＳの立上りが発生す
るｔ、まで状態を維持する。
る波形図である。同図においてカウント値ＣＮＴはカウ
ンタ４ｂのカウント値を示す。電圧ＥＡが正の期間に高
値、負の期間に低値を示す矩形波信号ＳＳの立上り時ｔ
４にカウンタ４ｂは位相制御指令Ｃ８を読み取ってカウ
ント値ＣＮＴが位相制御指令Ｃ８となる。その後、カウ
ンタ４ｂはカウントを行ない、カウント値ＣＮＴは上昇
し、最大カウントに達したｔ２でカウントを停止して信
号ＣＯを出力し、次に矩形波信号ＳＳの立上りが発生す
るｔ、まで状態を維持する。
パルス発生部４ｃによって、信号Ｃ○の立上り時ｔ２に
所定パルス幅ｔｖのパルスＰＬを出力する。ｔ□とｔ、
の間に位相制御指令Ｃ８が上昇するとｔ３にてカウント
値ＣＮＴは位相制御指令Ｏ８を読み取り、ｔ□からｔ２
よりも短かい時間であるｔ３からｔ４にて最大カウント
に達っしてパルスＰＬを出力する。
所定パルス幅ｔｖのパルスＰＬを出力する。ｔ□とｔ、
の間に位相制御指令Ｃ８が上昇するとｔ３にてカウント
値ＣＮＴは位相制御指令Ｏ８を読み取り、ｔ□からｔ２
よりも短かい時間であるｔ３からｔ４にて最大カウント
に達っしてパルスＰＬを出力する。
このように、位相制御指令Ｏ８が上昇すると、電圧ＥＡ
に対するパルスＰＬの位相遅れが小さくなり、逆に位相
制御指令Ｏ８が低下すると、位相遅れが少さくなるので
、パルスＰＬの位相は位相制御指令Ｏ８に応じて制御す
ることができる。
に対するパルスＰＬの位相遅れが小さくなり、逆に位相
制御指令Ｏ８が低下すると、位相遅れが少さくなるので
、パルスＰＬの位相は位相制御指令Ｏ８に応じて制御す
ることができる。
次に、交流電源２の周波数が変化した場合の動作につい
て説明する。電圧ＥＡの周波数が２倍になるとｔ５にて
カウンタ４ｂが位相制御指令Ｃ８を読み取り、その後カ
ウント値ＣＮＴが上昇し最大カウントに達っした１Ｇで
パルスＰＬを出力する。この場合、位相制御指令Ｏ８が
同一の値なのにｔ４におけるパルスＰＬの位相遅れより
もｔＧにおけるパルスＰＬの位相遅れが２倍となる。す
なわち、電圧ＥＡの周期が半分になったのに対し、１．
−１４間と１ｓ−１，間が同一のため、位相角に換算す
ると、１、−１．間の位相遅れが２倍となるためである
。
て説明する。電圧ＥＡの周波数が２倍になるとｔ５にて
カウンタ４ｂが位相制御指令Ｃ８を読み取り、その後カ
ウント値ＣＮＴが上昇し最大カウントに達っした１Ｇで
パルスＰＬを出力する。この場合、位相制御指令Ｏ８が
同一の値なのにｔ４におけるパルスＰＬの位相遅れより
もｔＧにおけるパルスＰＬの位相遅れが２倍となる。す
なわち、電圧ＥＡの周期が半分になったのに対し、１．
−１４間と１ｓ−１，間が同一のため、位相角に換算す
ると、１、−１．間の位相遅れが２倍となるためである
。
（発明が解決しようとする課題）
以上、説明した従来の位相制御回路によれば、サイリス
タ整流器１の交流電源２の周波数が変化した時に、制御
装置６から入力される位相制御指令Ｃ８に対するパルス
ＰＬの位相遅れが変化してしまい、直流負荷３へ供給す
る直流電力が変動するという欠点がある。
タ整流器１の交流電源２の周波数が変化した時に、制御
装置６から入力される位相制御指令Ｃ８に対するパルス
ＰＬの位相遅れが変化してしまい、直流負荷３へ供給す
る直流電力が変動するという欠点がある。
本発明は上記従来技術の欠点を除去するために成された
ものであり、サイリスタ整流器の交流電源の周波数が変
動しても、位相制御指令に応じた位相のパルス出力が可
能な位相制御回路を提供することにある。
ものであり、サイリスタ整流器の交流電源の周波数が変
動しても、位相制御指令に応じた位相のパルス出力が可
能な位相制御回路を提供することにある。
（１１題を解決するための手段）
上記発明の目的を達成するために、前記説明の従来技術
の位相制御回路に、矩形波信号の周波数と比例した有効
期間を有する周波数信号を出力する周波数検出部を追加
し、カウンタを周波数信号の有効期間にのみカウント値
を更新するカウンタに変更する６ （作 用） 上記構成により、サイリスタ整流器の交流電源の周波数
が変化した場合周波数信号の有効期間が周波数に比例し
て変化し、カウンタのカウント速度も周波数に比例して
変化するので、位相制御指令とパルス出力の位相は１周
波数の変化に影響されることなく一定の関係が保たれる
。
の位相制御回路に、矩形波信号の周波数と比例した有効
期間を有する周波数信号を出力する周波数検出部を追加
し、カウンタを周波数信号の有効期間にのみカウント値
を更新するカウンタに変更する６ （作 用） 上記構成により、サイリスタ整流器の交流電源の周波数
が変化した場合周波数信号の有効期間が周波数に比例し
て変化し、カウンタのカウント速度も周波数に比例して
変化するので、位相制御指令とパルス出力の位相は１周
波数の変化に影響されることなく一定の関係が保たれる
。
（実施例）
第１図は本発明の一実施例を示す構成図である。同図に
おいて第４図と同一部分には同一符号を付してその説明
を省略する。位相制御回路４は、ゼロクロス検出部４ａ
と周波数検出部４ｄとカウンタ４ｅとパルス発生部Ｃか
ら成っている。
おいて第４図と同一部分には同一符号を付してその説明
を省略する。位相制御回路４は、ゼロクロス検出部４ａ
と周波数検出部４ｄとカウンタ４ｅとパルス発生部Ｃか
ら成っている。
周波数検出部４ｄは、矩形波信号ＳＳを入力してその周
波数に比例した有効期間を有する周波数信号ＥＮを出力
する。カウンタ４ｅは矩形波信号ＳＳの立上り時に制御
装置６から入力される位相゛制御指令Ｏ８を読み取り、
その後の周波数信号ＥＮの有効期間にカウント値を更新
し、最大カウントに達すると信号ｃｏを出力してカウン
トを停止する。
波数に比例した有効期間を有する周波数信号ＥＮを出力
する。カウンタ４ｅは矩形波信号ＳＳの立上り時に制御
装置６から入力される位相゛制御指令Ｏ８を読み取り、
その後の周波数信号ＥＮの有効期間にカウント値を更新
し、最大カウントに達すると信号ｃｏを出力してカウン
トを停止する。
第２図は周波数検出部４ｄの動作を説明する波形図であ
る。同図において■は矩形波信号ＳＳが定格周波数の時
の周波数信号ＥＮであり、■■は各々矩形波信号ＳＳが
定格周波数の５０％と２００％の時の周波数信号ＥＮで
ある。
る。同図において■は矩形波信号ＳＳが定格周波数の時
の周波数信号ＥＮであり、■■は各々矩形波信号ＳＳが
定格周波数の５０％と２００％の時の周波数信号ＥＮで
ある。
周波数検出部４ｄは矩形波信号ＳＳが定格周波数の時の
半サイクルに相当する期間を４０９６に区分して、矩形
波信号ＳＳが定格周波数の時は、４０９６区分の内の半
分である２０４８区分を有効とし、矩形波信号ＳＳの周
波数が変化するとそれに対応して周波数に比例した割合
で有効期間が変化する周波数信号ＥＮを出力する。
半サイクルに相当する期間を４０９６に区分して、矩形
波信号ＳＳが定格周波数の時は、４０９６区分の内の半
分である２０４８区分を有効とし、矩形波信号ＳＳの周
波数が変化するとそれに対応して周波数に比例した割合
で有効期間が変化する周波数信号ＥＮを出力する。
第３図は、第１図の本発明の一実施例の動作を説明する
波形図である。同図において第５図と同一部分には同一
符号を付してその説明を省略する。
波形図である。同図において第５図と同一部分には同一
符号を付してその説明を省略する。
矩形波信号の立上り時ｔ１にカウンタ４ｅは位相制御指
令Ｃ８を読み取ってカウント値ＣＮＴが位相制御指令Ｏ
８となる。その後カウンタ４ｅは周波数信号ＥＮの有効
時にカウント値を更新してカウント値ＣＮＴが上昇し、
最大カウントに達つしたｔ２でカウント値を停止して信
号ＣＯを出力し、次に矩形波信号ＳＳの立上りが発生す
るｔ、まで状態を維持する。
令Ｃ８を読み取ってカウント値ＣＮＴが位相制御指令Ｏ
８となる。その後カウンタ４ｅは周波数信号ＥＮの有効
時にカウント値を更新してカウント値ＣＮＴが上昇し、
最大カウントに達つしたｔ２でカウント値を停止して信
号ＣＯを出力し、次に矩形波信号ＳＳの立上りが発生す
るｔ、まで状態を維持する。
パルス発生部４Ｃによって、信号ＣＯの立上り時ｔ２に
所定パルス幅１ｗのパルスＰＬを出力する。ｔｌとｔ、
の間に位相制御指令Ｏ８が上昇するとｔ３にてカウント
値ＣＮＴは位相制御指令を読み取り、ｔｌからｔ２より
も短かい時間であるｔ３からｔ４にて最大カウントに達
してパルスＰＬを出力する。
所定パルス幅１ｗのパルスＰＬを出力する。ｔｌとｔ、
の間に位相制御指令Ｏ８が上昇するとｔ３にてカウント
値ＣＮＴは位相制御指令を読み取り、ｔｌからｔ２より
も短かい時間であるｔ３からｔ４にて最大カウントに達
してパルスＰＬを出力する。
次に、交流電源２の周波数が変化した場合の動作につい
て説明する。電圧ＥＡの周波数が２倍になるとｔ、にて
カウンタ４ｅが位相制御指令Ｃ８を読み取る。この時周
波数信号ＥＮは図２で説明したように、有効期間が周波
数に比例して２倍となるため、カウント値ＣＮＴは１３
−１４間よりも２倍の早さでカウントし、ｔ６にて最大
カウントに達してパルスＰＬを出力する。従って電圧Ｅ
Ａの周波数が２倍になったことに対応し、１．−１４間
にて１５−ｔ６間が半分になり、位相角に換算するとｔ
４とｔ、のパルスＰＬの位相遅れは同一となる。
て説明する。電圧ＥＡの周波数が２倍になるとｔ、にて
カウンタ４ｅが位相制御指令Ｃ８を読み取る。この時周
波数信号ＥＮは図２で説明したように、有効期間が周波
数に比例して２倍となるため、カウント値ＣＮＴは１３
−１４間よりも２倍の早さでカウントし、ｔ６にて最大
カウントに達してパルスＰＬを出力する。従って電圧Ｅ
Ａの周波数が２倍になったことに対応し、１．−１４間
にて１５−ｔ６間が半分になり、位相角に換算するとｔ
４とｔ、のパルスＰＬの位相遅れは同一となる。
以上に説明した本発明の一実施例によれば、サイリスタ
整流器１の交流電源２の周波数が変化しても、周波数検
出部４ｄの出力する周波数信号ＥＮによってカウンタ４
ｅのカウント値ＣＮＴのカウント速度を周波数に比例し
て制御することができるので、周波数の変化に影響され
ることなく位相制御指令Ｏ８に応じた位相のパルスＰＬ
を得ることができる。
整流器１の交流電源２の周波数が変化しても、周波数検
出部４ｄの出力する周波数信号ＥＮによってカウンタ４
ｅのカウント値ＣＮＴのカウント速度を周波数に比例し
て制御することができるので、周波数の変化に影響され
ることなく位相制御指令Ｏ８に応じた位相のパルスＰＬ
を得ることができる。
ここで、上記実施例では矩形波信号ＳＳの周波数が定格
周波数の時に周波数信号ＥＮの有効期間を５０％の割合
としていたため、電圧ＥＡが定格周波数の２倍以上とな
ると、周波数信号ＥＨの有効期間が比例しなくなるが、
電圧ＥＡの周波数変化の予測範囲に応じて定格周波数の
時に示す周波数信号ＥＨの有効期間の割合を変更しても
良い。
周波数の時に周波数信号ＥＮの有効期間を５０％の割合
としていたため、電圧ＥＡが定格周波数の２倍以上とな
ると、周波数信号ＥＨの有効期間が比例しなくなるが、
電圧ＥＡの周波数変化の予測範囲に応じて定格周波数の
時に示す周波数信号ＥＨの有効期間の割合を変更しても
良い。
また、位相制御回路４はゼロクロス検出部４ａと周波数
検出部４ｄとカウンタ４ｅとパルス発生部４ｃとにより
構成しているが、電圧ＥＡの波形歪の影響を除去する手
段や、パルスＰＬの電力増幅手段や故障検出またはパル
ス出力の切替方法等を追加してもよい。
検出部４ｄとカウンタ４ｅとパルス発生部４ｃとにより
構成しているが、電圧ＥＡの波形歪の影響を除去する手
段や、パルスＰＬの電力増幅手段や故障検出またはパル
ス出力の切替方法等を追加してもよい。
さらにサイリスタ整流器１の結線方式によってゼロクロ
ス検出部４ａやカウンタ４ｅやパルス発生部４ｃが複数
になることがあってもよい。
ス検出部４ａやカウンタ４ｅやパルス発生部４ｃが複数
になることがあってもよい。
以上、説明したように本発明によればサイリスタ整流器
の交流電源の周波数が変化しても、周波数検出器を設け
てカウンタのカラ、ント速度を周波数に比例して変化さ
せることにより位相制御指令に応じた位相のパルス出力
が可能な位相制御回路を得ることができる。
の交流電源の周波数が変化しても、周波数検出器を設け
てカウンタのカラ、ント速度を周波数に比例して変化さ
せることにより位相制御指令に応じた位相のパルス出力
が可能な位相制御回路を得ることができる。
第１図は本発明の一実施例を示す構成図、第２図は周波
数検出部の動作を説明する波形図、第３図は第１図の本
発明の一実施例の動作を説明する波形図、第４図は従来
の位相制御回路を示す構成図、第５図は第４図の従来の
位相制御回路の動作を説明する波形図である。 １・・・サイリスタ整流器 ２・・・交流電源４・・
・位相制御回路 ４ａ・・・ゼロクロス検出部４
ｂ、４ｅ・・・カウンタ ４ｃ・・・パルス発
生部４ｄ・・・周波数検出部
数検出部の動作を説明する波形図、第３図は第１図の本
発明の一実施例の動作を説明する波形図、第４図は従来
の位相制御回路を示す構成図、第５図は第４図の従来の
位相制御回路の動作を説明する波形図である。 １・・・サイリスタ整流器 ２・・・交流電源４・・
・位相制御回路 ４ａ・・・ゼロクロス検出部４
ｂ、４ｅ・・・カウンタ ４ｃ・・・パルス発
生部４ｄ・・・周波数検出部
Claims (1)
- サイリスタ整流器の交流電源電圧を矩形波信号に変換
するゼロクロス検出部と、上記矩形波信号の周波数と比
例した有効期間を有する周波数信号を出力する周波数検
出部と、上記矩形波信号の立上りまたは立下り時に位相
制御指令を読み取り上記周波数信号の有効期間にカウン
ト値を更新するカウンタと、上記カウンタが最大カウン
ト値に達した時に所定パルス幅のパルスをサイリスタ整
流器へ出力するパルス発生部とからなる位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6261190A JP2795956B2 (ja) | 1990-03-15 | 1990-03-15 | 位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6261190A JP2795956B2 (ja) | 1990-03-15 | 1990-03-15 | 位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03265468A true JPH03265468A (ja) | 1991-11-26 |
| JP2795956B2 JP2795956B2 (ja) | 1998-09-10 |
Family
ID=13205286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6261190A Expired - Lifetime JP2795956B2 (ja) | 1990-03-15 | 1990-03-15 | 位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2795956B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05186680A (ja) * | 1990-09-28 | 1993-07-27 | General Electric Co <Ge> | ポリフェニレンエーテル及びポリエステル樹脂を含む改良された性質を示す組成物 |
| JPH09201059A (ja) * | 1996-01-19 | 1997-07-31 | Fuji Electric Co Ltd | Ｐｗｍ制御自励式整流装置 |
-
1990
- 1990-03-15 JP JP6261190A patent/JP2795956B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05186680A (ja) * | 1990-09-28 | 1993-07-27 | General Electric Co <Ge> | ポリフェニレンエーテル及びポリエステル樹脂を含む改良された性質を示す組成物 |
| JPH09201059A (ja) * | 1996-01-19 | 1997-07-31 | Fuji Electric Co Ltd | Ｐｗｍ制御自励式整流装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2795956B2 (ja) | 1998-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4882120A (en) | DC content control for an inverter | |
| US6198317B1 (en) | Frequency multiplication circuit | |
| JP2745869B2 (ja) | 可変クロック分周回路 | |
| US3735241A (en) | Poly-phase digital controller | |
| US4797802A (en) | Multiple phase rectifier with active filter for removing noise in triggering signals and digital phase shift compensator for phase shifting signal passed through | |
| US4122516A (en) | Inverter control apparatus | |
| JP2795956B2 (ja) | 位相制御回路 | |
| US3848176A (en) | Control circuit for an inverter with a variable output voltage and frequency | |
| JPH10175070A5 (ja) | ||
| JP2585554B2 (ja) | 電源装置 | |
| JPS6117230B2 (ja) | ||
| JP2516195B2 (ja) | 外部電源同期形インバ−タ装置 | |
| JPH0446567A (ja) | 位相制御回路 | |
| JPH0122399Y2 (ja) | ||
| JPS5947975A (ja) | ３相信号発生装置 | |
| JP2770454B2 (ja) | アーク加工用電源装置 | |
| JPH0316806B2 (ja) | ||
| JP3485635B2 (ja) | 集積回路 | |
| JPH06120785A (ja) | パルス遅延回路 | |
| JPH01209959A (ja) | 電圧形インバータの制御方法 | |
| JPH05111166A (ja) | 交流電源装置の位相差検出回路 | |
| JPH03219723A (ja) | アップダウンカウンタ装置 | |
| JPH01194759A (ja) | 追従形自動周波数制御水平発振回路 | |
| JPS648826B2 (ja) | ||
| JPS6347672A (ja) | 平均値検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100626 Year of fee payment: 12 |