JPH0326769B2 - - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は、例えば自動焦点調節装置付きカメラ
の測距装置として用いられる測距装置に関し、詳
しくは、所定間隔を置いて配置され、測距方向の
像をそれぞれ受光するものであつて複数の受光素
子からなる２個の受光手段を有し、該受光手段の
出力の相関関係から測距対象までの距離を求める
測距装置の改良に関する。 〔従来技術〕 上述のような従来の測距装置として、第１図乃
至第３図に示したようなものは知られている。 第１図は一対の受光素子列上に測距方向の像を
投影する装置部分の構成概要平面図、第２図は一
対の受光素子列の受光素子出力の配列パターンが
最も一致する位相を検出するブロツク回路図、第
３図は受光素子出力の二値化回路図である。 第１図において、測距方向Ｉの像は、それぞれ
レンズ１，２によつて、一定距離ｄを隔てて並べ
て設けた一対の受光素子列３，４上に投影され
る。こゝで一定距離ｄは、測距対象Ｔが無限遠に
ある場合に、その測距対象Ｔの像が投影される受
光素子列３，４中の受光素子間の距離である。そ
して、レンズ１，２から距離ｌにある測距対象Ｔ
の像を投影された受光素子と前述の無限遠にある
像を投影される受光素子との距離ｘが求まると、
ｌ＝ｄ×ｆ／ｘにより距離ｌが求められる。ｆは
レンズ１，２が無限遠の像を受光素子列３，４上
に結像する焦点距離である。しかして、距離ｘ
は、第２図の検出回路によつて求められる。 第２図において、３，４は第１図におけると同
様の受光素子列であり、５，６は受光素子列３，
４の出力を所定の論理レベルで二値化する二値化
回路列、７，８はシフトレジスタ、９は一致検出
回路列、１０はカウンタ、１１は判断制御回路で
ある。受光素子列３，４の各受光素子のアナログ
出力は、それぞれ二値化回路列５，６の各二値化
回路によつて、適宜なスレツシユホールドレベル
で“０”または“１”にデジタル化され、シフト
レジスタ７，８に書き込まれる。そして、シフト
レジスタ７，８の各ビツトの出力は、受光素子列
３，４の無限遠にある像を投影される受光素子同
志およびそれから配列順に対応する受光素子同志
の出力を比較する組合せで、一致検出回路列９に
入力されている。一致検出回路列９の各回路は、
シフトレジスタ７，８からの二つの入力が同じも
のであつたら“１”を出力し、異なれば“０”を
出力する。カウンタ１０は、この一致検出回路列
９の出力の“１”をカウントして、その数を判断
制御回路１１に出力する。判断制御回路１１は、
この数を記憶した後、シフトレジスタ７または８
を１ビツトシフトさせて、再びシフト後のカウン
タ１０の出力数を記憶する。さらに判断制御回路
１１は、このようなシフトレジスタ７，８のシフ
トとカウンタ１０の出力数の記憶とを所定回数繰
返した後、記憶されているカウンタ１０の出力数
の中の最大のものを求める。この最大の出力数の
得られた状態が受光素子列３，４の受光素子出力
の配列パターンが最も一致した状態で、この最大
の出力数が得られるまでのシフト回数が第１図で
述べた距離ｘに相当する。すなわち、このシフト
回数で測距対象Ｔまでの距離ｌを求める場合は、
一対の受光素子列３，４間の一定の距離ｄの代り
に、その距離ｄを受光素子列３，４の受光素子の
配列ピツチで割つた値を用いればよい。しかし、
自動焦点調節装置の測距装置の場合は、距離ｌを
一々求める必要はなく、焦点調節レンズを上記シ
フト回数に対応して光軸方向に移動するものとす
れば、焦点調節レンズの光軸方向位置によつて距
離ｌが求まつたことになる。なお、第２図の上述
の説明からも分るように、二値化回路列５，６の
デジタル出力が書き込まれるレジスタは、両方が
シフトレジスタである必要は無く、少くとも一方
がシフトレジスタであればよい。また、二値化回
路列５，６の各二値化回路には第３図に示したよ
うな回路が用いられる。 第３図において、１２は第１図、第２図の受光
素子列３，４の構成受光素子であるフオトダイオ
ード、１３，１４はスイツチングトランジスタ、
１５はコンデンサ、１６はインバータ、V_Dはフ
オトダイオード１２の駆動電圧、ＧおよびＣはそ
れぞれスイツチングトランジスタ１３，１４の作
動信号である。この二値化回路は、スイツチング
トランジスタ１３，１４がオフしており、フオト
ダイオード１２に駆動電圧が印加されて像投影が
行われている状態から、作動信号Ｃによつて一旦
スイツチングトランジスタ１４をオンさせてコン
デンサ１５の放電を行つた後、さらに作動信号Ｃ
によつてスイツチングトランジスタ１４をオフさ
せ、次いで作動信号Ｇによつてスイツチングトラ
ンジスタ１３をオンさせることによりコンデンサ
１５の充電を行い、それから一定時間経過後にさ
らに作動信号Ｇによつてスイツチングトランジス
タ１３をオフして、その間に、フオトダイオード
１２の受光強度に略比例する電流によつて行われ
たコンデンサ１５の充電電圧がインバータ１６の
スレツシユホールド電圧以上になつていればイン
バータ１６の出力が“１”から“０”に反転し、
充電電圧がスレツシユホールド電圧に達していな
ければインバータ１６の出力が“１”のまゝであ
ることによつて、フオトダイオード１２の出力を
二値化する。この場合、スイツチングトランジス
タ１３をオンしてからオフするまでの時間が長過
ぎると、総べてのコンデンサ１５がスレツシユホ
ールド電圧以上に充電されて予うし、反対に短か
過ぎると、総べてのコンデンサ１５の充電電圧が
スレツシユホールド電圧に達しないようになつ
て、受光素子列３，４の二値化出力の配列パター
ンは総べての位相において一致することになるか
ら、距離ｘの情報を得ることができなくなる。し
たがつて、スイツチングトランジスタ１３をオン
してからオフするまでの時間は、受光素子列３，
４の受光素子全体の受光量を考慮して設定する必
要があるが、この種の制御は一般に複雑であると
云う欠点がある。 また、上述のような従来の測距装置において
は、受光素子列３または４の一方もしくは両方の
出力に、相対的に差のあるノイズが重畳される
と、そのために誤つた測距情報が得られたり、全
く測距情報を得ることができなくなつたりするこ
とが起ると云う欠点もある。第４図はそのような
場合の例を示している。 第４図のＡは、受光素子列３，４の出力にノイ
ズが重畳されないか、あるいは重畳されても相対
的に差のないノイズが重畳された場合の出力配列
パターンを近似的に曲線波形で示したものであ
り、Ｂは、受光素子列３の出力に相対的に斜線影
を施したように台形にノイズが重畳された場合、
Ｃは同じく三角形にノイズが重畳された場合を示
している。図の縦軸は、構成受光素子の出力すな
わち、第３図のコンデンサ１５の充電電流の強さ
または充電電圧、一点鎖線は、スレツシユホール
ドレベルである。Ａの場合は、受光素子列３，４
に一致位相を求められる略同じ受光素子出力の変
換配列パターンが得られるが、Ｂ，Ｃの場合は、
一致位相が求められないか、あるいは誤つた一致
位相が求められるようになる。 以上のような欠点を解消するために、本発明者
らは先に、第４図に見るような受光素子列の出力
配列パターンの代りに、受光素子の出力をその受
光素子列中の出力が最大な受光素子の出力を基準
にして所定の出力差を段階とするランク数に変換
し、変換したランク数配列パターンの一致位相を
求めるようにした測距装置を発明した。その発明
は先に特願昭58−80416号によつて出願されてい
る。それによれば、一対の受光素子列の出力配列
パターンが一方に第４図のＢ，Ｃに見るようなノ
イズを重畳したものであつたとしても、変換配列
パターンではノイズが除かれるため、ノイズの影
響を受けないで一致位相の検出がなされると云う
効果が得られる。しかし、この測距装置において
も、受光素子列における各受光素子の出力差が所
定の出力差以下のときは、ランク数が一様に最高
ランク数になつて、一致する位相が検出されない
と云う問題が生ずる。 〔発明の目的〕 本発明は、受光素子列の各受光素子の出力差が
小さい場合にも受光素子間に差のあるランク数配
列パターンに変換されて、正確な一致位相の検出
が行われる測距装置を提供するものである。 〔発明の構成〕 本発明は、複数の受光素子からなる２組の受光
素子列を所定間隔を置いて配置した受光手段と、
前記複数の受光素子のそれぞれに対応して設けら
れ前記受光素子の受光光量が所定値に達したか否
かを比較し所定値に達することにより信号を出力
する複数の比較手段と、該比較手段の出力の少な
くとも一つが前記所定値に達したことを検出する
ことによりピーク信号を検出するピーク検出手段
と、該ピーク検出手段の出力に基づいて所定の時
間間隔で複数のクロツクパルスを発生するパルス
発生手段と、複数のカウンタ手段と、前記パルス
発生手段の出力クロツクパルスに同期して、前記
複数の比較手段の出力を判別しその判別結果を前
記複数のカウンタ手段に計数させる複数のゲート
手段とを有し、前記複数のカウンタ手段のそれぞ
れにて計数された計数値を量子化情報として出力
することによつて、前記受光素子列の一つについ
て出力された量子化情報と前記受光素子列の他の
一つについて出力された量子化情報とを比較しそ
の一致を検出することにより測距対象までの距離
を測定する測距装置において、最初に出力される
クロツクパルスに同期して前記比較手段からの総
ての信号が出力された場合には、前記比較手段及
び前記カウンタ手段をリセツトするリセツト信号
を出力するリセツト手段を設け、前記リセツト信
号に基づいて前記所定の時間間隔で発生するクロ
ツクパルスの時間間隔を１／ｎ（ｎ＞１）にし、
再度距離検出を行うことを特徴とする測距装置、
にある。 〔実施例〕 以下、本発明を第５図乃至第７図に示した実施
例に基づいて説明する。 第５図は本発明測距装置の変換回路の一例を示
す回路図、第６図は受光素子列の出力配列パター
ンと変換出力の配列パターンの関係を示すグラ
フ、第７図は検出回路の主要動作フローチヤート
である。 第５図において、１２１〜１２３はフオトダイ
オード、１３１〜１３３及び１４１〜１４３はス
イツチングトランジスタ、１５１〜１５３はコン
デンサ、１６１〜１６３はインバータ、V_Dはフ
オトダイオードの駆動電圧、ＧおよびＣはスイツ
チングトランジスタの作動信号であり、これらに
よる構成は、作動信号Ｃがオアゲート１７を介し
てスイツチングトランジスタ１４１〜１４３を作
動させる点を除いて、第３図の回路の構成と同じ
である。なお、図には、受光素子列中の３個の受
光素子に対応する回路部分だけを示しているが、
受光素子数に対応した数だけ並列していることは
言うまでもない。そして、Ｒは作動信号Ｃがスイ
ツチングトランジスタ１４１〜１４３をオンする
と同じタイミングで“０”パルスを１個だけ発生
させるリセツト信号、φは一定または異なる時間
間隔で“０”を次々に発生させるクロツク信号で
ある。 この変換回路は、変換動作の開始に先立つて、
作動信号Ｃによりスイツチングトランジスタ１４
１〜１４３がオンされてコンデンサ１５１〜１５
３の放電が行われ、それと同時にリセツト信号Ｒ
の“０”パルスが、直接シリアルインパラレルア
ウトシフトレジスタ１８のＲ端子に、また、イン
バータ１９とノアゲート２０を介してフリツプフ
ロツプ２１，２２とバイナリカウンタ２３および
２ビツトバイナリカウンタ２４〜２６のＲ端子に
それぞれ入力されて、それらのＱ出力の総べてを
“０”にリセツトする。この状態では、シリアル
インパラレルアウトシフトレジスタ１８のQ₀〜
Q₂出力“０”とバイナリカウンタ２３のQ₀〜Q₂
出力“０”とをそれぞれ入力しているオアゲート
２７〜２９の出力は“０”、しがつてナンドゲー
ト３４の出力は“１”、そしてシリアルインパラ
レルアウトシフトレジスタ１８のQ₀〜Q₃出力
“０”とバイナリカウンタ２３のQ₁〜Q₄出力
“０”とをそれぞれ入力しているオアゲート３０
〜３３の出力も“０”、したがつて、ナンドゲー
ト３５の出力も“１”である。また、２ビツトバ
イナリカウンタ２４〜２６の総べてのＱ出力
“０、０”を入力しているアンドゲート３６の出
力は“０”であり、さらに、インバータ１６１〜
１６３の出力は“１”、それらを入力しているナ
ンドゲート３７の出力は“０”、したがつて、フ
リツプフロツプ２１の端子に入力するインバー
タ３８の出力は“１”で、バイナリカウンタ２３
のＣ端子へのインバータ３９とナンドゲート４０
を介するクロツク信号φの入力はリセツトされて
いるフリツプフロツプ２１のＱ出力の“０”によ
つてナンドゲート４０により阻止されている。イ
ンバータ１６１〜１６３の出力を入力するノアゲ
ート４１〜４３も、ナンドゲート３４の出力
“１”によつて閉ざされて、出力は“０”である。 この状態から、さらにオアゲート１７を介する
作動信号Ｃによつてスイツチングトランジスタ１
４１〜１４３がオフされ、次いで作動信号Ｇによ
りスイツチングトランジスタ１３１〜１３３がオ
ンされて、測距方向の像を投影されているフオト
ダイオード１２１〜１２３の出力の充電電流がコ
ンデンサ１５１〜１５３に流入するようになる
と、受光素子出力の変換が開始される。 すなわち、コンデンサ１５１〜１５３の充電が
行われて、インバータ１６１〜１６３の出力の何
れか一つでも“０”に反転すると、ナンドゲート
３７の出力が“１”に反転し、したがつてインバ
ータ３８の出力が“０”に反転してフリツプフロ
ツプ２１をＱ出力が“１”にセツトし、クロツク
信号φがインバータ３９とナンドゲート４０を介
してバイナリカウンタ２３のＣ端子に入力される
ようになる。それによつてバイナリカウンタ２３
は、クロツク信号φの“０”パルスを第１表のバ
イナリカウンタ出力表に示すようにカウントし
て、

【表】

【表】 Q₀〜Q₂出力が総べて“１”になつたときにナン
ドゲート３４の出力を“０”に反転し、さらに
Q₁〜Q₄出力が総べて“１”になつたときにナン
ドゲート３５の出力を“０”に反転する。それま
での間はフリツプフロツプ２２のＱ出力は“０”
であり、その間ナンドゲート３４の出力は３回
“０”になる。したがつて、その３回のナンドゲ
ート３４の出力が“０”になつたときに、インバ
ータ１６１〜１６３の出力が“１”から“０”に
反転していると、その都度ノアゲート４１〜４３
は２ビツトバイナリカウンタ２４〜２６に“１”
の立上りパルスを出力する。それによつて２ビツ
トバイナリカウンタ２４〜２６は最大数３までの
立上りパルス数をカウントする。もしも、インバ
ータ１６１〜１６３のいずれかの出力が“０”に
反転してからバイナリカウンタ２３にクロツク信
号φの７パルスが入力されるまでの間に、総べて
のインバータ１６１〜１６３の出力が“０”に反
転していたとすると、２ビツトバイナリカウンタ
２４〜２６のカウント数は総べて３、すなわち、
Ｑ出力が“１、１”となる。その場合には、受光
素子出力の変換出力パターンがフラツトになつ
て、一致位相が検出されないか、（後述する第６
図Ｂの変換出力パターンが得られた場合）あるい
は誤つた一致位相が検出されるようになる。それ
に対して、残りのどれかのインバータ１６１〜１
６３の出力がクロツク信号φの７パルスまでの間
に“０”に反転せず、８パルスから15パルスまで
の間に“０”に反転したときは、それに対する２
ビツトバイナリカウンタ２４〜２６は２すなわち
“１、０”を出力し、まだ反転せずに、16パルス
から23パルスまでに反転したときは、それに対す
る２ビツトバイナリカウンタ２４〜２６は１すな
わち“０、１”を出力し、それでもなお反転しな
いいずれかのインバータ１６１〜１６３に対する
２ビツトバイナリカウンタ２４〜２６の出力は
“０、０”のまゝであり、バイナリカウンタ２３
が30パルスをカウントしてQ₁〜Q₄出力が総べて
“１”となり、ナンドゲート３５の出力が“０”
に反転してフリツプフロツプ２２のＱ出力を
“１”にセツトすることによつて、ノアゲート４
１〜４３は閉鎖され、２ビツトバイナリカウンタ
２４〜２６のカウント数は固定される。このよう
に、２ビツトバイナリカウンタ２４〜２６の出力
が全部は３すなわち“１、１”にならなかつた場
合は、変換出力パターンに凹凸があるから、受光
素子列間の一致位相は有効に求められることにな
る。これは、第６図Ｃの変換出力パターンが得ら
れた場合、したがつて後述する第７図のフローチ
ヤートの「変換値が全部最高値か？」の判別が
「No」になつた場合で、この場合には、第７図の
フローチヤートに示したように、先に述べた第１
図乃至第３図の従来の測距装置におけると同様
に、一致位相検出が行われ、その結果得られた距
離情報の出力と表示が行われる。 また、前述のように、一致位相が有効に検出さ
れない、総べての２ビツトバイナリカウンタ２４
〜２６のカウントが“１、１”になつた場合は、
それによつて下記のように再度距離検出が行われ
ることになる。すなわち、アンドゲート３６の出
力が“１”に反転し、その出力がスイツチングト
ランジスタ１４１〜１４３をオンしてコンデンサ
１５１〜１５３を放電させると共に、ノアゲート
２０を介してフリツプフロツプ２１，２２とバイ
ナリカウンタ２３および２ビツトバイナリカウン
タ２４〜２６をリセツトし、さらにシリアルイン
パラレルアウトシフトレジスタ１８のQ₀出力を
“１”に反転する。２ビツトバイナリカウンタ２
４〜２６がリセツトされると、アンドゲート３６
の出力は再び“０”に戻り、それによつてスイツ
チングトランジスタ１１４１〜１４３はオフさ
れ、コンデンサ１５１〜１５３には再び充電が行
われる。そして再びインバータ１６１〜１６３の
いずれかの出力が“０”に反転すると、フリツプ
フロツプ２１はＱ出力が“１”にセツトされて、
バイナリカウンタ２３は再び改めてクロツク信号
φの“０”パルスのカウントを始める。しかし、
今回は、シリアルインパラレルアウトシフトレジ
スタ１８のQ₀出力が“１”になつているので、
それを入力しているオアゲート２９，３３の出力
は最初から“１”であり、したがつて、バイナリ
カウンタ２３のQ₀，Q₁出力が共に“１”になつ
たときにナンドゲート３４の出力が“０”に反転
し、また、Q₁〜Q₃C出力が総べて“１”になつた
ときにナンドゲート３５の出力が“０”に反転し
て２ビツトバイナリカウンタ２４〜２６のカウン
ト数を固定する。すなわち、ノアゲート４１〜４
３が開かれるのはバイナリカウンタ２３が３パル
スと７パルスと11パルスをカウントしたときであ
り、２ビツトバイナリカウンタ２４〜２５のカウ
ント数が固定されるのは14パルスをカウントした
ときであるから、前回が８パルスの時間間隔で受
光素子出力を３乃至０にランク付け変換したのに
対し、今回は４パルスの時間間隔で受光素子出力
を同じく３乃至０にランク付け変換することにな
る。したがつて今回は、前回よりも受光素子間の
出力差が少なくても、２以下にランク付けされる
ものが出易くなる。 これでもなお、２ビツトバイナリカウンタ２４
〜２６の出力が総べて３すなわち“１、１”にな
つた場合は、再びアンドゲート３６の出力が
“１”となつて、シリアルインパラレルアウトレ
ジスタ１８のQ₁出力も“１”にすると共に、コ
ンデンサ１５１〜１５３を一旦放電し、フリツプ
フロツプ２１，２２とバイナリカウンタ２３およ
び２ビツトバイナリカウンタ２４〜２６をリセツ
トして、受光素子出力の変換をやり直しする。そ
して今度は、シリアルインパラレルアウトシフト
レジスタ１８のQ₀，Q₁出力が“１”になつてい
るから、バイナリカウンタ２３のQ₀出力が“１”
になつたときにノアゲート４１〜４３が開かれ、
バイナリカウンタ２３のQ₁，Q₂出力が共に“１”
になつたときに２ビツトバイナリカウンタ２４〜
２６のカウント数が固定される。すなわち、ノア
ゲート４１〜４３の開かれるのはバイナリカウン
タ２３が１パルスと３パルスと５パルスをカウン
トしたときであり、２ビツトバイナリカウンタ２
４〜２５のカウント数が固定されるのはバイナリ
カウンタ２３が６パルスをカウントしたときであ
る。したがつて今度は２パルスの時間間隔で受光
素子出力を３乃至０にランク付け変換するから、
一層受光素子出力の２以下にランク付けされるも
のが出易くなり、実際上変換出力パターンが総べ
ての３フラツトになると云うことが防止される。 以上のようにして変換された変換出力の配列パ
ターンの受光素子の出力配列パターンの関係は第
６図に示したようになり、第６図のＡは受光素子
の出力配列パターンの例を示し、Ｂは受光素子の
出力が例えばクロツク信号φの８パルス間隔でラ
ンク付けされたときの変換出力の配列パターン
を、またＣは４パルス間隔でランク付けされたと
きの変換出力の配列パターンを示している。 第５図の変換回路によれば、実際上殆んどの場
合において、第６図のＣに示したような変換出力
の配列パターンが得られるから、この変換出力の
配列パターンを第２図のシフトレジスタ７，８に
相当するシフトレジスタに入力して、第２図の検
出回路におけると同様に、両受光素子列の変換出
力配列パターンが一致する位相差を求めれば、正
確な測距が行われることになる。この場合、シフ
トレジスタが２ビツトバイナリカウンタ２４〜２
６等の出力を直接入力するものであるときは、シ
フトレジスタ及び一致検出回路列の数は第２図の
倍となり、カウンタは２個の一致検出回路列の出
力が共に“１”になつたとき“１”を出力するア
ンド回路列の出力をカウントすることになる。そ
の前に、判断制御回路は、第５図のフリツプフロ
ツプ２２がセツトされたことにより、すなわち、
ナンドゲート３５の出力が“１”から“０”に反
転したことによつて、２ビツトバイナリカウンタ
２４〜２６等の出力をシフトレジスタに入力す
る。それによつて上述の一致位相の検出が行われ
る。また、判断制御回路は、アンド回路３６の
“１”への反転数が所定回数に達したときは、一
致位相を検出し得る変換出力パターンが得られな
いとして、測距不能表示を行う。 以上述べた第５図の変換回路を含む検出回路の
主要動作を第７図に示しており、第７図のδ＝
1EVは、例えば第５図の説明におけるクロツク信
号φの８パルスの時間間隔を受光素子の受光強度
差の1EVに相当させた場合を示している。また、
ｎ値化変換は、第５図の４ランク変換に限らず、
２以上の任意のｎランク変化でよいことを示して
いる。すなわち、変換値が全部最高値の平坦な変
換パターンが得られて距離検出ができないとき
は、スライスレベルを１／8EVになるまでは順次
１／２に細かくしてｎ値化変換がやり直され、そ
して平坦でないパターンが得られたら一致位相検
出が行われて距離情報の出力と表示とが行われ
る。そして、スライスレベルδは、いくらでも細
かくできるが、実際上（1/8）EVより細かくする
ことは無意味となるので、（1/8）EVでも変換値
が全部最高値となつたときは測距不能としてい
る。 〔発明の効果〕 以上述べたところから明らかなように、本発明
によれば、受光素子の出力を受光素子列中の最高
出力受光素子の出力を基準にランク付け変換した
変換出力の配列パターンで一致位相の検出が行わ
れるから、受光素子の出力に受光素子列間の相対
的な差のあるノイズが重畳されていても、そのよ
うなノイズの影響が排除されると云う効果が得ら
れるばかりでなく、変換出力の配列パターンが一
致位相の検出ができる形で得られて、測距不能や
誤つた測距が行われることが大幅に減少すると云
う優れた効果が得られる。

【図面の簡単な説明】

第１図は一対の受光素子列上に測距方向の像を
投影する装置部分の構成概要平面図、第２図は一
対の受光素子列の受光素子出力の配列パターンが
最も一致する位相を検出するブロツク回路図、第
３図は受光素子出力の二値化回路図、第４図は受
光素子列の出力にノイズが重畳された例を示す出
力グラフ、第５図は本発明測距装置の変換回路の
一例を示す回路図、第６図は受光素子列の出力配
列パターンと変換出力の配列パターンの関係を示
すグラフ、第７図は検出回路の主要動作フローチ
ヤートである。 １，２……レンズ、３，４……受光素子列、
５，６……二値化回路列、７，８……シフトレジ
スタ、９……一致検出回路列、１０……カウン
タ、１１……判断制御回路、１２，１２１〜１２
３……フオトダイオード、１３，１３１〜１３
３，１４，１４１〜１４３……スイツチングトラ
ンジスタ、１５，１５１〜１５３……コンデン
サ、１６，１６１〜１６３……インバータ、１
７，２７，３３……オアゲート、１８……シリア
ルインパラレルアウトシフトレジスタ、１９，３
８，３９……インバータ、２０，４１〜４３……
ノアゲート、２１，２２……フリツプフロツプ、
２３……バイナリカウンタ、２４〜２６……２ビ
ツトバイナリカウンタ、３４，３５，３７，４０
……ナンドゲート、３６……アンドゲート、Ｃ，
Ｇ……作動信号、Ｒ……リセツト信号、φ……ク
ロツク信号、V_D……駆動電圧。

Claims (1)

1. 【特許請求の範囲】 １ 複数の受光素子からなる２組の受光素子列を
   所定間隔を置いて配置した受光手段と、前記複数
   の受光素子のそれぞれに対応して設けられ前記受
   光素子の受光光量が所定値に達したか否かを比較
   し所定値に達することにより信号を出力する複数
   の比較手段と、該比較手段の出力の少なくとも一
   つが前記所定値に達したことを検出することによ
   りピーク信号を検出するピーク検出手段と、該ピ
   ーク検出手段の出力に基づいて所定の時間間隔で
   複数のクロツクパルスを発生するパルス発生手段
   と、複数のカウンタ手段と、前記パルス発生手段
   の出力クロツクパルスに同期して、前記複数の比
   較手段の出力を判別しその判別結果を前記複数の
   カウンタ手段に計数させる複数のゲート手段とを
   有し、前記複数のカウンタ手段のそれぞれにて計
   数された計数値を量子化情報として出力すること
   によつて、前記受光素子列の一つについて出力さ
   れた量子化情報と前記受光素子列の他の一つにつ
   いて出力された量子化情報とを比較しその一致を
   検出することにより測距対象までの距離を測定す
   る測距装置において、最初に出力されるクロツク
   パルスに同期して前記比較手段からの総ての信号
   が出力された場合には、前記比較手段及び前記カ
   ウンタ手段をリセツトするリセツト信号を出力す
   るリセツト手段を設け、前記リセツト信号に基づ
   いて前記所定の時間間隔で発生するクロツクパル
   スの時間間隔を１／ｎ（ｎ＞１）にし、再度距離
   検出を行うことを特徴とする測距装置。 ２ 最大受光強度を示す量子化レベルを示す出力
   の数をカウントする手段と量子化レベルを変化さ
   せる量子化レベル設定手段とを有し、異る量子化
   レベルについて、前記カウント手段によるカウン
   トを行うようにした特許請求の範囲第１項記載の
   測距装置。