JPH03270052A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03270052A JPH03270052A JP7019290A JP7019290A JPH03270052A JP H03270052 A JPH03270052 A JP H03270052A JP 7019290 A JP7019290 A JP 7019290A JP 7019290 A JP7019290 A JP 7019290A JP H03270052 A JPH03270052 A JP H03270052A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metallic wiring
- film
- metal wiring
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 239000010410 layer Substances 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に第１金属配線と第２
金属配線を備えた多層配線ｉ造の半導体装置に関する。
金属配線を備えた多層配線ｉ造の半導体装置に関する。
第２図（ａ）は従来例を示す半導体チップの平面図、第
２図（ｂ）は第２図（ａ＞のＸ−Ｘ線断面図である。
２図（ｂ）は第２図（ａ＞のＸ−Ｘ線断面図である。
この従来例をその製造工程に沿って説明する。
半導体基板１１の表面に二酸化シリコンのような絶縁膜
１２を形成し、その絶縁膜１２上に第１金属配線１３を
形成する０次に絶縁膜１２．第１金属配線１３を覆うよ
うに層間絶縁膜１５を形成し、層間絶縁膜１５の所定の
領域を第１金属配線１３に達するようにエツチング除去
し、開口部１８を形成する。その上に第２金属配線１６
を形成し、層間絶縁膜１５の開口部１８で第１金属配置
１１１３と第２金属配線１６を接続させる。その後窒素
雰囲気中で熱処理を行ない、第１金属配線１３と第２金
属配線１６の電気的に接続を良くする。次に第２金属配
線１６．層間絶縁膜１５を覆うようにカバー絶縁膜１７
が形成される。
１２を形成し、その絶縁膜１２上に第１金属配線１３を
形成する０次に絶縁膜１２．第１金属配線１３を覆うよ
うに層間絶縁膜１５を形成し、層間絶縁膜１５の所定の
領域を第１金属配線１３に達するようにエツチング除去
し、開口部１８を形成する。その上に第２金属配線１６
を形成し、層間絶縁膜１５の開口部１８で第１金属配置
１１１３と第２金属配線１６を接続させる。その後窒素
雰囲気中で熱処理を行ない、第１金属配線１３と第２金
属配線１６の電気的に接続を良くする。次に第２金属配
線１６．層間絶縁膜１５を覆うようにカバー絶縁膜１７
が形成される。
上述した従来の半導体装置では、第１金属配線と第２金
属配線を接続する層間絶縁膜の開口部において、開口部
の側面及び端部では第２金属配線の厚さが層間絶縁膜の
平坦な部分の金属配線の厚さよりも薄く形成される為、
４００℃の熱処理によって第２金属配線の金属原子が移
動し、開口部内の第２金属配線と層間絶縁膜上の第２金
属配線が断線しやすいという欠点があった。
属配線を接続する層間絶縁膜の開口部において、開口部
の側面及び端部では第２金属配線の厚さが層間絶縁膜の
平坦な部分の金属配線の厚さよりも薄く形成される為、
４００℃の熱処理によって第２金属配線の金属原子が移
動し、開口部内の第２金属配線と層間絶縁膜上の第２金
属配線が断線しやすいという欠点があった。
本発明は、半導体基板上に絶縁膜が設けられ、前記絶縁
膜上に第１金属配線が設けられ、前記絶縁膜及び前記第
１金属配線を含む前記半導体基板上に層間絶縁膜が設け
られ、前記層間絶縁膜上に第２金属配線が設けられ、前
記第１金属配線と前記第２金属配線が接続される開口部
が前記層間絶縁膜に設けられた半導体装置において、前
記開口部直下の前記第１金属配線の下に凸部が設けられ
ているというものである。
膜上に第１金属配線が設けられ、前記絶縁膜及び前記第
１金属配線を含む前記半導体基板上に層間絶縁膜が設け
られ、前記層間絶縁膜上に第２金属配線が設けられ、前
記第１金属配線と前記第２金属配線が接続される開口部
が前記層間絶縁膜に設けられた半導体装置において、前
記開口部直下の前記第１金属配線の下に凸部が設けられ
ているというものである。
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例を示す半導体チップの
平面図、第１図（ｂ）は第１図（ａ）のＸ−Ｘ線断面図
である。
平面図、第１図（ｂ）は第１図（ａ）のＸ−Ｘ線断面図
である。
この実施例をその製造工程に沿って説明する。
半導体基板１上にリンを含んだ酸化シリコン膜等の絶縁
Ｍ２を設け、絶縁膜２上にプラズマＣＶＤ法で窒化シリ
コン膜等の絶縁膜を厚さ０．５μｍ程度で設ける。この
絶縁膜は第１金属配線と第２金属配線が接続する層間絶
縁膜の開口部形成予定の位置にその開口部と同程度の大
きさで残るようにフォトレジスト膜等をマスクにして、
プラズマエツチング等で選択的にエツチング除去し、凸
部４を形成する。絶縁Ｍ２及び凸部４上にアルミニウム
等の第１金属配線３を形成し、その上にプラズマＣＶＤ
法で窒化シリコン膜等の層間絶縁Ｍ５を設ける。次にフ
ォトレジスト膜を塗布してエッチバックを行ない層間絶
縁膜の平坦化を行なったのち、第１金属配線３と第２金
属配線を接続するための層間絶縁膜５の開口部８をフォ
トレジスト膜をマスクにし、ウェットエッチと異方性プ
ラズマエッチで第１金属配Ｂ３に達するようにエツチン
グする。その上に第２金属配線６を設け、窒素雰囲気中
で４００℃、２０分程度の熱処理を行ない、第１金属配
線と第２金属配線の電気的接続を良くする。カバー絶縁
膜としてリンを含んだ酸化シリコン膜等を１．０μｍ程
度の厚さで設ける。
Ｍ２を設け、絶縁膜２上にプラズマＣＶＤ法で窒化シリ
コン膜等の絶縁膜を厚さ０．５μｍ程度で設ける。この
絶縁膜は第１金属配線と第２金属配線が接続する層間絶
縁膜の開口部形成予定の位置にその開口部と同程度の大
きさで残るようにフォトレジスト膜等をマスクにして、
プラズマエツチング等で選択的にエツチング除去し、凸
部４を形成する。絶縁Ｍ２及び凸部４上にアルミニウム
等の第１金属配線３を形成し、その上にプラズマＣＶＤ
法で窒化シリコン膜等の層間絶縁Ｍ５を設ける。次にフ
ォトレジスト膜を塗布してエッチバックを行ない層間絶
縁膜の平坦化を行なったのち、第１金属配線３と第２金
属配線を接続するための層間絶縁膜５の開口部８をフォ
トレジスト膜をマスクにし、ウェットエッチと異方性プ
ラズマエッチで第１金属配Ｂ３に達するようにエツチン
グする。その上に第２金属配線６を設け、窒素雰囲気中
で４００℃、２０分程度の熱処理を行ない、第１金属配
線と第２金属配線の電気的接続を良くする。カバー絶縁
膜としてリンを含んだ酸化シリコン膜等を１．０μｍ程
度の厚さで設ける。
前述のエッチバックによる層間絶縁膜の平坦化は必須で
はない。ウェットエッチ時にサイドエツチングが行なわ
れ凸部上の層間絶縁膜の隆起を除去することができるが
らである。
はない。ウェットエッチ時にサイドエツチングが行なわ
れ凸部上の層間絶縁膜の隆起を除去することができるが
らである。
上述した従来の半導体装置では、第１金属配線と第２金
属配線を接続する層間絶縁膜の開口部の段差は層間絶縁
膜の厚さだけあり、第２金属配線を形成すると、開口部
の側面及び端部で第２金属配線が薄く形成され、この後
の熱処理によって断線する可能性が高がったのに対し、
開口部の第１金属配線の下に凸部を設けることにより、
段差がこの凸部の厚さ分だけ小さくなり、第２金属配線
は開口部の側面及び端部で従来より厚く形成され、その
後の熱処理によって断線する可能性を低くすることがで
きる。
属配線を接続する層間絶縁膜の開口部の段差は層間絶縁
膜の厚さだけあり、第２金属配線を形成すると、開口部
の側面及び端部で第２金属配線が薄く形成され、この後
の熱処理によって断線する可能性が高がったのに対し、
開口部の第１金属配線の下に凸部を設けることにより、
段差がこの凸部の厚さ分だけ小さくなり、第２金属配線
は開口部の側面及び端部で従来より厚く形成され、その
後の熱処理によって断線する可能性を低くすることがで
きる。
なお凸部は絶縁物に限らずアルミニウム等の金属で形成
してもよく、その場合は凸部の測面及び端部において第
１金属線が薄く形成されても電気的接続は確保されるの
でそれだけ有利である。
してもよく、その場合は凸部の測面及び端部において第
１金属線が薄く形成されても電気的接続は確保されるの
でそれだけ有利である。
以上説明したように本発明は、第１金属配線と第２金属
配線を接続する層間絶縁膜の開口部において第１金属配
線の下に凸部を設けることにより、開口部の側面及び端
部で従来よりも第２金属配線を厚く形成することができ
、熱処理による断線を起きに＜＜シ、半導体装置の歩留
り及び信頼が向上する効果がある。
配線を接続する層間絶縁膜の開口部において第１金属配
線の下に凸部を設けることにより、開口部の側面及び端
部で従来よりも第２金属配線を厚く形成することができ
、熱処理による断線を起きに＜＜シ、半導体装置の歩留
り及び信頼が向上する効果がある。
第１図（ａ）は本発明の一実施例を示す平面図、第１図
（ｂ）は第１図（ａ＞のＸ−Ｘ線断面図、第２図（ａ）
は従来例を示す平面図、第２図（ｂ）は第２図＜ａ＞の
Ｘ−Ｘ線断面図である。 １，１１・・・半導体基板、２．１２・・・絶縁膜、３
．１３・・・第１金属配線、４・・・凸部、５，１５・
・・層間絶縁膜、６，１６・・・第２金属配線、７．１
７・・・カバー絶縁膜、８，１８・・・開口部。
（ｂ）は第１図（ａ＞のＸ−Ｘ線断面図、第２図（ａ）
は従来例を示す平面図、第２図（ｂ）は第２図＜ａ＞の
Ｘ−Ｘ線断面図である。 １，１１・・・半導体基板、２．１２・・・絶縁膜、３
．１３・・・第１金属配線、４・・・凸部、５，１５・
・・層間絶縁膜、６，１６・・・第２金属配線、７．１
７・・・カバー絶縁膜、８，１８・・・開口部。
Claims (1)
- 半導体基板上に絶縁膜が設けられ、前記絶縁膜上に第
１金属配線が設けられ、前記絶縁膜及び前記第１金属配
線を含む前記半導体基板上に層間絶縁膜が設けられ、前
記層間絶縁膜上に第２金属配線が設けられ、前記第１金
属配線と前記第２金属配線が接続される開口部が前記層
間絶縁膜に設けられた半導体装置において、前記開口部
直下の前記第１金属配線の下に凸部が設けられているこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7019290A JPH03270052A (ja) | 1990-03-19 | 1990-03-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7019290A JPH03270052A (ja) | 1990-03-19 | 1990-03-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03270052A true JPH03270052A (ja) | 1991-12-02 |
Family
ID=13424415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7019290A Pending JPH03270052A (ja) | 1990-03-19 | 1990-03-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03270052A (ja) |
-
1990
- 1990-03-19 JP JP7019290A patent/JPH03270052A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JP3176017B2 (ja) | 半導体装置の製造方法 | |
| US5773365A (en) | Fabrication process of semiconductor device | |
| US6873047B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2643793B2 (ja) | 半導体装置及びその製造方法 | |
| JP3182891B2 (ja) | 半導体装置 | |
| JP3112036B2 (ja) | 半導体装置の製造方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JP4047419B2 (ja) | 半導体装置およびその製造方法 | |
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPH03131030A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPH0461340A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH02122654A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11168142A (ja) | 半導体装置におけるビアホールの形成方法 | |
| JPS58219764A (ja) | 半導体集積回路の製造方法 | |
| JPH01181429A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6285445A (ja) | 半導体装置の製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPH0574953A (ja) | 半導体装置の製造方法 |