JPS58219764A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS58219764A JPS58219764A JP57101348A JP10134882A JPS58219764A JP S58219764 A JPS58219764 A JP S58219764A JP 57101348 A JP57101348 A JP 57101348A JP 10134882 A JP10134882 A JP 10134882A JP S58219764 A JPS58219764 A JP S58219764A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- gate
- integrated circuit
- contact holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体集積回路、とくにシリコン５ｔｒ−
）ＭＯ８型集積回路の製造方法に関するものであ不。
）ＭＯ８型集積回路の製造方法に関するものであ不。
従来、Ｓｉ ’ｒ’ −トＭＯ８型集積回路の製造方法
として、シリコンＳｔ基板１上にケ゛−ト酸化膜２を介
してＰ−トボリシリコン３を形成すると共に、ソース・
ドレイン拡散層４を形成した後、表面全体を層間膜５で
覆い、この層間膜５にソース・ドレインコンタクトホー
ル６を形成し、これらのコンタクトホール６部を通じて
前記拡散層４とそれぞれ導通する配線用金属７を前記層
間膜５上に形成することが行なわれている。
として、シリコンＳｔ基板１上にケ゛−ト酸化膜２を介
してＰ−トボリシリコン３を形成すると共に、ソース・
ドレイン拡散層４を形成した後、表面全体を層間膜５で
覆い、この層間膜５にソース・ドレインコンタクトホー
ル６を形成し、これらのコンタクトホール６部を通じて
前記拡散層４とそれぞれ導通する配線用金属７を前記層
間膜５上に形成することが行なわれている。
しかし、この従来の製造方法では、ソース・ドレインコ
ンタクトホール６は配線用金属７とケ゛−トボリシリコ
ン３との短絡を避けるために、コンタクトホール開孔の
際に、マスク合せによる開孔位置のずれを見込んで、予
めコンタクトホール６とｒ−トポリシリコン３との分離
用余裕８を見込んでおく必要があり、この部分の縮小に
は限界があシ、集積度の向上の妨げとなっていた。
ンタクトホール６は配線用金属７とケ゛−トボリシリコ
ン３との短絡を避けるために、コンタクトホール開孔の
際に、マスク合せによる開孔位置のずれを見込んで、予
めコンタクトホール６とｒ−トポリシリコン３との分離
用余裕８を見込んでおく必要があり、この部分の縮小に
は限界があシ、集積度の向上の妨げとなっていた。
この発明は、前述した事情にかんがみてなされたもので
、ｒ−）ポリシリコンを５１０２とエツチング特性が異
なる絶縁膜でｆ−）ポリシリコンを覆い、その後に表面
を覆った層間膜にソース・ドレインコンタクトホールを
開孔することによシ、これらのコンタクトホールをｒ−
トボリシリコンとのマスク合せ余裕を考慮しないで開孔
できるようにし、集積度の向上が図れる、Ｓｔ Ｐ −
トＭＯ８型集積回路の製造方法を提供することを目的と
している。
、ｒ−）ポリシリコンを５１０２とエツチング特性が異
なる絶縁膜でｆ−）ポリシリコンを覆い、その後に表面
を覆った層間膜にソース・ドレインコンタクトホールを
開孔することによシ、これらのコンタクトホールをｒ−
トボリシリコンとのマスク合せ余裕を考慮しないで開孔
できるようにし、集積度の向上が図れる、Ｓｔ Ｐ −
トＭＯ８型集積回路の製造方法を提供することを目的と
している。
以下、この発明の一実施例につき第２図ないし第５図を
参照して説明する。
参照して説明する。
第２図に示すように、Ｓｉ基板１１であるウェハ上にＰ
−ト酸化膜を形成した後、Ｓｉ基板１１の表面全体に不
純物ドープポリシリコンおよびＳｉ３Ｎ４膜を堆積させ
、その後にホトリソグラフィを行ない、バターニングし
て、８１基板１１上にＰ−）酸化膜１２とＰ−）ポリシ
リコン１３とＳｉ、Ｎ、膜１９とを有するＰ−）部を形
成し、さらにケ゛−ト部の両側のＳｉ基板１１にソース
・ドレイン拡散層１４を形成する。次に、減圧ＣＶＤ法
でリンシリケートガラスＰＳＧ膜を８１基板１１の全表
面に形成する。
−ト酸化膜を形成した後、Ｓｉ基板１１の表面全体に不
純物ドープポリシリコンおよびＳｉ３Ｎ４膜を堆積させ
、その後にホトリソグラフィを行ない、バターニングし
て、８１基板１１上にＰ−）酸化膜１２とＰ−）ポリシ
リコン１３とＳｉ、Ｎ、膜１９とを有するＰ−）部を形
成し、さらにケ゛−ト部の両側のＳｉ基板１１にソース
・ドレイン拡散層１４を形成する。次に、減圧ＣＶＤ法
でリンシリケートガラスＰＳＧ膜を８１基板１１の全表
面に形成する。
このＰＳＧ膜の形成は、反応圧力１〜１０ ”ｆ’ｏｒ
ｒ。
ｒ。
反応温度約４００℃で５ＩＨ４−０２系ガスを使用して
形成する。次に、これを１％ＨＦ液などの希ＨＦ液に浸
漬して、第３図に示すように、Ｐ−）ポリシリコン１３
の側面が露出し、その他の部分にＰＳＧ膜２０がエツチ
ングされずに残る程度のライトエツチングを行なう。次
に、再びＳｌ、Ｎ４膜をＳｉ基板１１の全表面に堆積さ
せ、反応性イオンエツチング（Ｒｅａｃｔｉｖｅ ｉｏ
ｎｅｔｃｈｉｈｇ ）によシ前記ＰＳＧ膜２゜のオーバ
ハング（ひさし）部分２０ａを利用して、第４図に示す
ようにｆ−）ポリシリコン１３の側面のみにＳｉ３Ｎ、
膜２１を残して、その他の部分を除去し、前記Ｐ−）ポ
リシリコン１３の周囲をＳｉ、Ｎ４膜１９，２１からな
る絶縁膜で覆う。次に、前記ＰＳＧ膜２０を除去し、そ
の後、第５図に示すように、層間膜１５を表面に堆積さ
せ、ソース・ドレインコンタクトホール１６を前記層間
膜１５に開孔し、前記コンタクトホール１６部を通じて
ソース・ドレイン拡散□層１４とそれぞれ導通する配線
用金属１７を前記層間膜１５上に形成する。
形成する。次に、これを１％ＨＦ液などの希ＨＦ液に浸
漬して、第３図に示すように、Ｐ−）ポリシリコン１３
の側面が露出し、その他の部分にＰＳＧ膜２０がエツチ
ングされずに残る程度のライトエツチングを行なう。次
に、再びＳｌ、Ｎ４膜をＳｉ基板１１の全表面に堆積さ
せ、反応性イオンエツチング（Ｒｅａｃｔｉｖｅ ｉｏ
ｎｅｔｃｈｉｈｇ ）によシ前記ＰＳＧ膜２゜のオーバ
ハング（ひさし）部分２０ａを利用して、第４図に示す
ようにｆ−）ポリシリコン１３の側面のみにＳｉ３Ｎ、
膜２１を残して、その他の部分を除去し、前記Ｐ−）ポ
リシリコン１３の周囲をＳｉ、Ｎ４膜１９，２１からな
る絶縁膜で覆う。次に、前記ＰＳＧ膜２０を除去し、そ
の後、第５図に示すように、層間膜１５を表面に堆積さ
せ、ソース・ドレインコンタクトホール１６を前記層間
膜１５に開孔し、前記コンタクトホール１６部を通じて
ソース・ドレイン拡散□層１４とそれぞれ導通する配線
用金属１７を前記層間膜１５上に形成する。
この場合に、前記コンタクトホール１６の開孔は、ゲー
トポリシリコン１３の周囲がＳｉ、Ｎ４膜１９゜２１で
覆われておシ、たとえ開孔の際に眉間膜１５がエツチン
グされてもｒ−トボリシリコン１３と配線用金属１７と
が短絡する恐れがないので、コンタクトホール１６とｒ
−）ポリシリジン１３との分離用スペースを考慮する必
要がなく、すなわち第１図の余裕８を０以下にすること
ができる。
トポリシリコン１３の周囲がＳｉ、Ｎ４膜１９゜２１で
覆われておシ、たとえ開孔の際に眉間膜１５がエツチン
グされてもｒ−トボリシリコン１３と配線用金属１７と
が短絡する恐れがないので、コンタクトホール１６とｒ
−）ポリシリジン１３との分離用スペースを考慮する必
要がなく、すなわち第１図の余裕８を０以下にすること
ができる。
なお、前述した実施例の減圧ＣＶＤ法にょるＰβＧ膜２
０の代り甑この発明１ｔｌｓ １〜１０ Ｔｏｒｒの
圧力下で５ｉＨ４−Ｎ、０ガスに５０ ＫＨｚ 〜１３
．５６ ＭＨｚの高周波電圧を印加して形成されるプラ
ズマＣＶＤ法によるＳ ｔ Ｏ，膜を用いても同様に実
施できる。また前述した実施例のＳｉ、Ｎ、膜のに限ら
れることなく、この発明はｓ ｉ ｏ、とエツチング特
性が異なる他の絶縁膜でケ゛−トボリシリコンの周囲を
覆っても、同様に実施できる。
０の代り甑この発明１ｔｌｓ １〜１０ Ｔｏｒｒの
圧力下で５ｉＨ４−Ｎ、０ガスに５０ ＫＨｚ 〜１３
．５６ ＭＨｚの高周波電圧を印加して形成されるプラ
ズマＣＶＤ法によるＳ ｔ Ｏ，膜を用いても同様に実
施できる。また前述した実施例のＳｉ、Ｎ、膜のに限ら
れることなく、この発明はｓ ｉ ｏ、とエツチング特
性が異なる他の絶縁膜でケ゛−トボリシリコンの周囲を
覆っても、同様に実施できる。
以上説明したように、この発明による半導体集積回路の
製造方法は、Ｓｉケ゛−）ＭＯ８型集積回路のｆ−）ポ
リシリコンの周囲’ＱＳｉ、Ｎ４膜のよりな５ｉＯｚと
エツチング特性が異なる他の絶縁膜で覆い、その後に形
成した眉間膜にソース・ドレインコンタクトホールを開
孔することにょシ、前記絶縁膜でケ°−トボリシリコン
と配線用金属とが分離され、たとえ開孔の際に眉間膜が
エツチングされても、Ｐ−）ポリシリコンと配線用金属
とが短絡する恐れがなく、シたがって、コンタクトホー
ルの開孔の際にＰ−）ポリシリコンに対するマスク合せ
余裕を見込む必要がなく、この部分の縮小が可能となシ
、集積度の向上、が図れるという効果があシ、ＳｉＰ−
）ＭＯ８型集積回路の製造に利用することができる。
製造方法は、Ｓｉケ゛−）ＭＯ８型集積回路のｆ−）ポ
リシリコンの周囲’ＱＳｉ、Ｎ４膜のよりな５ｉＯｚと
エツチング特性が異なる他の絶縁膜で覆い、その後に形
成した眉間膜にソース・ドレインコンタクトホールを開
孔することにょシ、前記絶縁膜でケ°−トボリシリコン
と配線用金属とが分離され、たとえ開孔の際に眉間膜が
エツチングされても、Ｐ−）ポリシリコンと配線用金属
とが短絡する恐れがなく、シたがって、コンタクトホー
ルの開孔の際にＰ−）ポリシリコンに対するマスク合せ
余裕を見込む必要がなく、この部分の縮小が可能となシ
、集積度の向上、が図れるという効果があシ、ＳｉＰ−
）ＭＯ８型集積回路の製造に利用することができる。
第１図は従来の製造方法で製造されたＳｔり゛−トＭＯ
８型集積回路のＰ−）部およびその付近の断面図、第２
図、第３図、第４図、第５図はこの発明の一実施例によ
るＳｉｔ’−トＭＯ８型集積回路の製造方法を工程順に
示すゲート部およびその付近の断面図である。 ｌ、１１・・・ｓｉ基板、２，１２・・・ケ°−ト酸化
膜、３．１３・・・ｒ−トボリシリコン、４．１４・・
・ソース・ドレイン拡散層、５，１５・・・層間膜、６
，１６・・・ソース・ドレインコンタクトホール、７，
１７・・・配線用金属、８・・・余裕、１９・・・Ｓｉ
、Ｎ４膜、２゜・・・ＰＳＧｊ［，２０ａ・・・オーバ
ハング部、２１・・・ＳＬ Ｎ４膜。 牙 １ 図 第４図 第５図
８型集積回路のＰ−）部およびその付近の断面図、第２
図、第３図、第４図、第５図はこの発明の一実施例によ
るＳｉｔ’−トＭＯ８型集積回路の製造方法を工程順に
示すゲート部およびその付近の断面図である。 ｌ、１１・・・ｓｉ基板、２，１２・・・ケ°−ト酸化
膜、３．１３・・・ｒ−トボリシリコン、４．１４・・
・ソース・ドレイン拡散層、５，１５・・・層間膜、６
，１６・・・ソース・ドレインコンタクトホール、７，
１７・・・配線用金属、８・・・余裕、１９・・・Ｓｉ
、Ｎ４膜、２゜・・・ＰＳＧｊ［，２０ａ・・・オーバ
ハング部、２１・・・ＳＬ Ｎ４膜。 牙 １ 図 第４図 第５図
Claims (1)
- シリコンｒ−トＭＯ８型集積回路の製造に当り、シリコ
ン基板上にｒ−トボリシリコンを形成する工程と、この
ｒ−トボリシリコンの周囲をシリコン酸化物とエツチン
グ特性が異なる他の絶縁膜で覆う工程と、この工程の後
に表面を覆った眉間膜にソース・ドレインコンタクトホ
ールを開孔する工程とを含むことを特徴とする半導体集
積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101348A JPS58219764A (ja) | 1982-06-15 | 1982-06-15 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101348A JPS58219764A (ja) | 1982-06-15 | 1982-06-15 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58219764A true JPS58219764A (ja) | 1983-12-21 |
Family
ID=14298325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57101348A Pending JPS58219764A (ja) | 1982-06-15 | 1982-06-15 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219764A (ja) |
-
1982
- 1982-06-15 JP JP57101348A patent/JPS58219764A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPS58219764A (ja) | 半導体集積回路の製造方法 | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH10163216A (ja) | 半導体装置の製造方法 | |
| JPS6033307B2 (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS5913348A (ja) | 半導体装置の製造方法 | |
| JPH08330422A (ja) | 半導体装置およびその製造方法 | |
| JPS6043844A (ja) | 半導体装置の製造方法 | |
| JPS59124742A (ja) | 半導体装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS60110142A (ja) | 半導体装置の製造方法 | |
| JPH04369854A (ja) | 半導体装置及びその製造方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH0714918A (ja) | 半導体素子の製造方法 |