JPH03270508A - パルス検出回路 - Google Patents
パルス検出回路Info
- Publication number
- JPH03270508A JPH03270508A JP2071309A JP7130990A JPH03270508A JP H03270508 A JPH03270508 A JP H03270508A JP 2071309 A JP2071309 A JP 2071309A JP 7130990 A JP7130990 A JP 7130990A JP H03270508 A JPH03270508 A JP H03270508A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- circuit
- input signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Alarm Devices (AREA)
- Alarm Systems (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
所定幅以上のパルスが入力されたとき、これを検出する
パルス検出回路に関し、 単安定回路の出力の立ち上がり直前に次のパルスが立ち
上がった場合でも誤動作しないようにすることを目的と
し、 入力信号の立ち上がり又は立ち下かりに応じて所定時間
τ１の間０又はｌとなるパルスを出力するパルス発生回
路と、入力信号を所定時間τ１より短い時間τ、遅延さ
せる遅延回路と、パルス発生回路の出力の所定時間τ１
後の立ち上がり又は立ち下がり時点の遅延回路の出力を
保持し、六方信号の０又は１でリセットされる保持回路
により構成する。
パルス検出回路に関し、 単安定回路の出力の立ち上がり直前に次のパルスが立ち
上がった場合でも誤動作しないようにすることを目的と
し、 入力信号の立ち上がり又は立ち下かりに応じて所定時間
τ１の間０又はｌとなるパルスを出力するパルス発生回
路と、入力信号を所定時間τ１より短い時間τ、遅延さ
せる遅延回路と、パルス発生回路の出力の所定時間τ１
後の立ち上がり又は立ち下がり時点の遅延回路の出力を
保持し、六方信号の０又は１でリセットされる保持回路
により構成する。
本発明は所定幅以上のパルスが入力されたとき、これを
検出するパルス検出回路に関する。
検出するパルス検出回路に関する。
近年、伝送装置等で、装置故障を監視する警報系のシス
テムが重要視されており、いろいろな信野積出回路が必
要とされている。
テムが重要視されており、いろいろな信野積出回路が必
要とされている。
例えば、アラームによっては一定時間以上持続しないと
アラームとして検出されないようにしたいものがあり、
所定の時間以上のパルス幅の信号が発生した時、その信
号を正しいアラーム信号として検出している。
アラームとして検出されないようにしたいものがあり、
所定の時間以上のパルス幅の信号が発生した時、その信
号を正しいアラーム信号として検出している。
第４図に従来のパルス検出回路のプロ・ツク図を示す。
入力信号（ａ）として第５図（ａ）に示す信号が人力し
た時、この信号は単安定回路２１とフリップフロップ２
２のＤ端子及びリセット端子に人力される。単安定回路
２１は入力信号の立ち上がり時点から所定の時間０にな
る信号を出力する。しかし、この所定時間内に他の立ち
上がりが生じると、新たな立ち上がり時点から所定時間
τ後に立ち上がり、第５図（ｂ）のような波形が出力さ
れる。
た時、この信号は単安定回路２１とフリップフロップ２
２のＤ端子及びリセット端子に人力される。単安定回路
２１は入力信号の立ち上がり時点から所定の時間０にな
る信号を出力する。しかし、この所定時間内に他の立ち
上がりが生じると、新たな立ち上がり時点から所定時間
τ後に立ち上がり、第５図（ｂ）のような波形が出力さ
れる。
フリップフロップ２２は、単安定回路２１からの信号の
立ち上がり時点の人力信号の値を保持し、入力信号がＯ
になるとリセットされ、第５図（Ｃ）に示される信号を
出力する。
立ち上がり時点の人力信号の値を保持し、入力信号がＯ
になるとリセットされ、第５図（Ｃ）に示される信号を
出力する。
入力パルス幅が短い時間の場合は単安定回路２１出力の
立ち上がりの時点では既にパルスは終わっているため０
を保持するが、入力パルス幅が所定時間τより長い場合
は、単安定回路２１出力の立ち上がりの時点でもパルス
が持続しているため、ｌを保持する。これにより、所定
時間τ以上持続するパルスが検出される。
立ち上がりの時点では既にパルスは終わっているため０
を保持するが、入力パルス幅が所定時間τより長い場合
は、単安定回路２１出力の立ち上がりの時点でもパルス
が持続しているため、ｌを保持する。これにより、所定
時間τ以上持続するパルスが検出される。
第４図の従来回路では、例えば第６図（ａ）のようなパ
ルスが入力されると誤動作が生じる。
ルスが入力されると誤動作が生じる。
単安定回路２１は入力パルスが立ち上がってから出力が
立ち下がるまで、ある時間Δτの遅延が生じる。したが
って、ある入力パルスが所定時間τより短い時間で終わ
っても、単安定回路２１の出力の立ち上がり直前に次の
パルスが立ち上がった場合、時間Δτ以内であれば、単
安定回路２１の立ち上がりが抑えられず、新たなパルス
を保持してしまう。即ち、短い幅のパルスが来ても、検
出が生じてしまうという問題がある。
立ち下がるまで、ある時間Δτの遅延が生じる。したが
って、ある入力パルスが所定時間τより短い時間で終わ
っても、単安定回路２１の出力の立ち上がり直前に次の
パルスが立ち上がった場合、時間Δτ以内であれば、単
安定回路２１の立ち上がりが抑えられず、新たなパルス
を保持してしまう。即ち、短い幅のパルスが来ても、検
出が生じてしまうという問題がある。
本発明は、このように、単安定回路の出力の立ち上がり
直前に次のパルスが立ち上がった場合でも誤動作しない
ようにすることを目的とする。
直前に次のパルスが立ち上がった場合でも誤動作しない
ようにすることを目的とする。
第１図は本発明の原理構成図である。
パルス発生回路１は入力信号の立ち上がり又は立ち下が
りに応じて所定時間τ１の間０又はｌとなるパルスを出
力する。遅延回路３は入力信号をパルス発生回路■の遅
延時間より長く所定時間τ１より短い時間τ、遅延させ
る。保持回路２はパルス発生回路ｌの出力の所定時間τ
１後の立ち上がり又は立ち下かり時点の遅延回路３の出
力を保持し、入力信号のパルスとして認識されない方の
レベルでリセットされる。
りに応じて所定時間τ１の間０又はｌとなるパルスを出
力する。遅延回路３は入力信号をパルス発生回路■の遅
延時間より長く所定時間τ１より短い時間τ、遅延させ
る。保持回路２はパルス発生回路ｌの出力の所定時間τ
１後の立ち上がり又は立ち下かり時点の遅延回路３の出
力を保持し、入力信号のパルスとして認識されない方の
レベルでリセットされる。
パルス発生回路ｌの出力の立ち上がり直前に次のパルス
が立ち上がった場合でも、保持回路２に入力されるのは
、遅延回路３からのまだ立ち上がっていないときの入力
信号であるため、たとえパルス出力回路ｌの出力が立ち
上がっても誤った値は保持されず、所定時間τ１以上持
続するパルスのみ保持される。
が立ち上がった場合でも、保持回路２に入力されるのは
、遅延回路３からのまだ立ち上がっていないときの入力
信号であるため、たとえパルス出力回路ｌの出力が立ち
上がっても誤った値は保持されず、所定時間τ１以上持
続するパルスのみ保持される。
第２図に本発明実施例のパルス検出回路を示す。
単安定回路１１は第１図のパルス発生回路ｌに対応し、
第４図の単安定回路２１と同様に、第３図（ａ）に示す
ような入力信号の立ち上がりから所定時間τ１だけ０と
なり第３図（Ｃ）示すような波形が出力される。
第４図の単安定回路２１と同様に、第３図（ａ）に示す
ような入力信号の立ち上がりから所定時間τ１だけ０と
なり第３図（Ｃ）示すような波形が出力される。
遅延回路１３は第１図の遅延回路３に対応し、人力信号
を所定時間τ２遅延させ第３図（ｂ）に示すような信号
を出力する。
を所定時間τ２遅延させ第３図（ｂ）に示すような信号
を出力する。
フリップフロップＩ２は、単安定回路１１からの信号の
立ち上がり時点の遅延回路１３の出力の値を保持し、入
力信号が０になるとリセットされ、第３図（ｄ）に示さ
れるような信号を出力する。
立ち上がり時点の遅延回路１３の出力の値を保持し、入
力信号が０になるとリセットされ、第３図（ｄ）に示さ
れるような信号を出力する。
入力パルス幅が短い時間の場合は単安定回路ｌＩ出力の
立ち上がりの時点では既にパルスは終わっているため０
を保持するが、入力パルス幅が所定時間τ１−τ２より
長い場合は、単安定回路１１出力の立ち上がりの時点で
もパルスか持続しているため、ｌを保持する。尚、入力
パルス幅が所定時間τ１−τ、より長くτ１より短い場
合は、単安定回路１１出力の立ち上がりの時点でもＤ端
子に人力されるパルスは持続しているが、入力信号は既
に０になっているため、フリップフロップはリセットさ
れており、ｌにはならない。これにより、所定時間τ１
以上のパルスを検出できる。
立ち上がりの時点では既にパルスは終わっているため０
を保持するが、入力パルス幅が所定時間τ１−τ２より
長い場合は、単安定回路１１出力の立ち上がりの時点で
もパルスか持続しているため、ｌを保持する。尚、入力
パルス幅が所定時間τ１−τ、より長くτ１より短い場
合は、単安定回路１１出力の立ち上がりの時点でもＤ端
子に人力されるパルスは持続しているが、入力信号は既
に０になっているため、フリップフロップはリセットさ
れており、ｌにはならない。これにより、所定時間τ１
以上のパルスを検出できる。
２・・・保持回路
３・・・遅延回路
Claims (1)
- 【特許請求の範囲】 通常は第１のレベルにあり所定の場合に第２のレベルに
なる入力信号の、第２のレベルの持続時間が所定時間τ
＿１より長いことを検出するパルス検出回路において、 該入力信号の第１のレベルから第２のレベルに変化する
時点から所定時間τ＿１のパルス幅を有するパルスを発
生し、該パルスの終了前に次の入力信号の前記変化が生
じた場合に、その時点から所定時間τ＿１だけパルスの
終了を遅らせるパルス発生回路（１）と、 該入力信号を該所定時間τ＿１より短い所定時間τ＿２
遅延させる遅延回路（３）と、 該パルス発生回路（１）の出力パルスの終了時点で該遅
延回路（３）の出力を保持し、該入力信号の第１のレベ
ルでリセットされる保持回路（２）とを有することを特
徴とするパルス検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2071309A JPH03270508A (ja) | 1990-03-20 | 1990-03-20 | パルス検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2071309A JPH03270508A (ja) | 1990-03-20 | 1990-03-20 | パルス検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03270508A true JPH03270508A (ja) | 1991-12-02 |
Family
ID=13456895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2071309A Pending JPH03270508A (ja) | 1990-03-20 | 1990-03-20 | パルス検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03270508A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208979A (zh) * | 2011-09-29 | 2013-07-17 | 株式会社东芝 | 时钟诊断电路 |
-
1990
- 1990-03-20 JP JP2071309A patent/JPH03270508A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208979A (zh) * | 2011-09-29 | 2013-07-17 | 株式会社东芝 | 时钟诊断电路 |
| CN103208979B (zh) * | 2011-09-29 | 2015-09-16 | 株式会社东芝 | 时钟诊断电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03270508A (ja) | パルス検出回路 | |
| JPH0147935B2 (ja) | ||
| JPS57134731A (en) | Reset circuit for central processing unit | |
| JPS6111771Y2 (ja) | ||
| KR970019023A (ko) | 검출 에러없이 입력신호의 에지를 검출하기 위한 에지 검출 회로(edge detection circuit for detecting edge of input signal without erroneous detection) | |
| JPH0728748Y2 (ja) | 警報表示信号検出方式 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH07152460A (ja) | 電圧検出リセット回路 | |
| SU1520550A1 (ru) | Устройство дл контрол электрического монтажа | |
| JPS61101139A (ja) | シンク検出装置 | |
| JPH0378586B2 (ja) | ||
| SU957425A1 (ru) | Устройство дл контрол последовательности импульсов | |
| JPS63169141A (ja) | 伝送誤り検出回路 | |
| JPH05236026A (ja) | デジタル信号監視回路 | |
| JPH0420296B2 (ja) | ||
| JPH0627149A (ja) | ロジックアナライザのトリガ方式 | |
| JPH05218824A (ja) | パルス幅補正回路 | |
| JPS63257893A (ja) | 状変検出回路 | |
| JPS60103723A (ja) | クロツク断検出回路 | |
| JPH04207217A (ja) | 半導体装置 | |
| JPS6141407B2 (ja) | ||
| JPH03150935A (ja) | 警報検出回路 | |
| JPS5827247A (ja) | 論理装置 | |
| JPH01296838A (ja) | 外部入力のノイズ信号検出装置 | |
| JPS62199113A (ja) | クロツク断検出回路 |