JPH0627149A - ロジックアナライザのトリガ方式 - Google Patents
ロジックアナライザのトリガ方式Info
- Publication number
- JPH0627149A JPH0627149A JP18195992A JP18195992A JPH0627149A JP H0627149 A JPH0627149 A JP H0627149A JP 18195992 A JP18195992 A JP 18195992A JP 18195992 A JP18195992 A JP 18195992A JP H0627149 A JPH0627149 A JP H0627149A
- Authority
- JP
- Japan
- Prior art keywords
- time
- input
- generated
- signal
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000001960 triggered effect Effects 0.000 claims abstract description 9
- 230000002159 abnormal effect Effects 0.000 abstract description 26
- 238000011835 investigation Methods 0.000 abstract description 4
- 230000005856 abnormality Effects 0.000 abstract description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】電子機器など被調査機器の異常動作のきっかけ
となる起源から異常動作が表面化するまでの時間の長短
に関係なく、異常動作の原因を調べることができるロッ
ジクアナライザのトリガー方式を得る。 【構成】ロジックアナライザの複数個の入力信号のレベ
ル変化あるいは状態変化のＡＮＤ条件の成立により、そ
のタイムアップ設定時間を前記複数個の入力信号の入力
周期より僅かに大きく設定したワンショットタイマーを
再トリガーし、該ワンショットタイマのタイムアップ時
点をロジックアナライザのトリガー時点とする。
となる起源から異常動作が表面化するまでの時間の長短
に関係なく、異常動作の原因を調べることができるロッ
ジクアナライザのトリガー方式を得る。 【構成】ロジックアナライザの複数個の入力信号のレベ
ル変化あるいは状態変化のＡＮＤ条件の成立により、そ
のタイムアップ設定時間を前記複数個の入力信号の入力
周期より僅かに大きく設定したワンショットタイマーを
再トリガーし、該ワンショットタイマのタイムアップ時
点をロジックアナライザのトリガー時点とする。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器などの異常動
作の原因調査に使用するロジックアナライザのトリガー
方式に関する。
作の原因調査に使用するロジックアナライザのトリガー
方式に関する。
【０００２】
【従来の技術】一般に、ロジックアナライザは、電子機
器など被調査機器の動作を表す複数個の信号を入力し、
特定の事象の成立をもって異常動作と判断してトリガー
し、そのトリガー時点の前後またはトリガー時点よりあ
る時間経過後にサンプリングした種々のデータを記憶
し、ＣＲＴなどの画面に表示して異常動作の原因調査に
供するものである。
器など被調査機器の動作を表す複数個の信号を入力し、
特定の事象の成立をもって異常動作と判断してトリガー
し、そのトリガー時点の前後またはトリガー時点よりあ
る時間経過後にサンプリングした種々のデータを記憶
し、ＣＲＴなどの画面に表示して異常動作の原因調査に
供するものである。
【０００３】そして、被調査機器の特定の事象の成立
は、ロジックアナライザに入力される該機器からの各入
力信号のレベル状態（０，１）または状態変化（立上
り、立下り）のＡＮＤ条件にて設定される。
は、ロジックアナライザに入力される該機器からの各入
力信号のレベル状態（０，１）または状態変化（立上
り、立下り）のＡＮＤ条件にて設定される。
【０００４】図１は、従来のロジックアナライザのトリ
ガー方式を適用する基本的なトリガー回路を示すもので
ある。
ガー方式を適用する基本的なトリガー回路を示すもので
ある。
【０００５】図１のトリガー回路において、被調査機器
（図示しない）に異常が発生した場合、その異常動作発
生時しか起こり得ない入力状態を予めトリガー条件とし
て、各入力１，２・・・Ｎに対して条件設定回路１に条
件設定１’をすることにより、その入力状態の成立（す
なわち、異常動作が表面化したとき）によってＡＮＤ回
路２の条件が成立してトリガー信号Ｔr が発生し、ロジ
ックアナライザをトリガーして、該ロジックアナライザ
により異常動作時前後の被調査機器の動作を調べること
ができる。
（図示しない）に異常が発生した場合、その異常動作発
生時しか起こり得ない入力状態を予めトリガー条件とし
て、各入力１，２・・・Ｎに対して条件設定回路１に条
件設定１’をすることにより、その入力状態の成立（す
なわち、異常動作が表面化したとき）によってＡＮＤ回
路２の条件が成立してトリガー信号Ｔr が発生し、ロジ
ックアナライザをトリガーして、該ロジックアナライザ
により異常動作時前後の被調査機器の動作を調べること
ができる。
【０００６】
【発明が解決しようとする課題】しかしながら、機器の
異常動作には、まず、その異常動作のきっかけとなる
「起源」があり、それから異常動作が表面化しトリガー
条件が成立してロジックアナライザがトリガーされるま
でには、しばしば長時間を経過することがあるので、こ
のような場合、トリガー点（異常動作の表面化）より以
前の動作については、メモリ容量とサンプリング周期の
相互の兼合いで異常動作の「起源」の動作状態まで調べ
ることができないことがある。
異常動作には、まず、その異常動作のきっかけとなる
「起源」があり、それから異常動作が表面化しトリガー
条件が成立してロジックアナライザがトリガーされるま
でには、しばしば長時間を経過することがあるので、こ
のような場合、トリガー点（異常動作の表面化）より以
前の動作については、メモリ容量とサンプリング周期の
相互の兼合いで異常動作の「起源」の動作状態まで調べ
ることができないことがある。
【０００７】本発明は、異常動作の「起源」から異常動
作が具体的に表面化するまで比較的長い時間を要する場
合でも、異常の「起源」となる動作状態を調べることが
できるロジックアナライザのトリガー方式を得るもので
ある。
作が具体的に表面化するまで比較的長い時間を要する場
合でも、異常の「起源」となる動作状態を調べることが
できるロジックアナライザのトリガー方式を得るもので
ある。
【０００８】
【課題を解決するための手段、作用】ロジックアナライ
ザの複数個の入力信号のレベル変化あるいは状態変化の
ＡＮＤ条件の成立により、そのタイムアップ設定時間を
前記複数個の入力信号の入力周期より僅かに大きく設定
したワンショットタイマを再トリガーし、該ワンショッ
トタイマーのタイムアップ時点をロジックアナライザの
トリガー時点とする。
ザの複数個の入力信号のレベル変化あるいは状態変化の
ＡＮＤ条件の成立により、そのタイムアップ設定時間を
前記複数個の入力信号の入力周期より僅かに大きく設定
したワンショットタイマを再トリガーし、該ワンショッ
トタイマーのタイムアップ時点をロジックアナライザの
トリガー時点とする。
【０００９】
【実施例】図２は、本発明のトリガー方式を実行するた
めの基本回路図及びその動作を示すタイミングチャート
である。
めの基本回路図及びその動作を示すタイミングチャート
である。
【００１０】以下、図２において、正常動作時には、最
大ｔ１の周期で入力１、入力２がともに“Ｈ”であり、
異常動作が表面化した時に、入力Ｎが“Ｈ”となる機器
を調査対象とした場合の例をもって本発明のトリガー方
式の動作を説明する。
大ｔ１の周期で入力１、入力２がともに“Ｈ”であり、
異常動作が表面化した時に、入力Ｎが“Ｈ”となる機器
を調査対象とした場合の例をもって本発明のトリガー方
式の動作を説明する。
【００１１】いま、入力１，２の条件設定回路１，１を
レベル“Ｈ"(１)に、入力Ｎの条件設定回路１を“Ｌ"
(０)にそれぞれ条件設定１’すると、正常動作時におい
ては、各入力のＡＮＤ条件が成立してＡＮＤ回路２から
再トリガー信号ＲTrが発生し、異常動作の「起源」が発
生した後においては、少なくとも一つの入力（例えば、
入力１）信号が入力せず、ＡＮＤ条件が成立しないので
ＡＮＤ回路２から再トリガー信号ＲTrは発生しない。し
たがって、再トリガーが可能で、そのタイムアップ設定
時間Ｔを各入力の入力周期ｔ１より僅かに大きく設定さ
れた（Ｔ＞ｔ１）ワンショットタイマ３は、ロジックア
ナライザ（図示しない）の正常動作時において、再トリ
ガー信号ＲTrによってトリガーされタイムアップ設定時
間Ｔ後にトリガー信号Ｔr を発するが、タイムアップ設
定時間Ｔ経過前のｔ１時間経過後に再び再トリガー信号
ＲTrによってトリガーされるので、タイムアップ動作は
行なわれず、ロジックアナライザへのトリガー信号Ｔr
は発生しない。しかし、異常動作のきっかけである「起
源」(a) が生ずると、その後の入力信号（例えば、入力
１）が入力しなくなり、ＡＮＤ条件が成立せずＡＮＤ回
路２から再トリガー信号Ｔr が発生しないので、ワンシ
ョットタイマ３が最後の再トリガー信号RTr'の発生時点
からタイムアップ設定時間Ｔの経過後の時間(b) でタイ
ムアップ動作してトリガー信号Ｔr を発生し，ロジック
アナライザをトリガーする。
レベル“Ｈ"(１)に、入力Ｎの条件設定回路１を“Ｌ"
(０)にそれぞれ条件設定１’すると、正常動作時におい
ては、各入力のＡＮＤ条件が成立してＡＮＤ回路２から
再トリガー信号ＲTrが発生し、異常動作の「起源」が発
生した後においては、少なくとも一つの入力（例えば、
入力１）信号が入力せず、ＡＮＤ条件が成立しないので
ＡＮＤ回路２から再トリガー信号ＲTrは発生しない。し
たがって、再トリガーが可能で、そのタイムアップ設定
時間Ｔを各入力の入力周期ｔ１より僅かに大きく設定さ
れた（Ｔ＞ｔ１）ワンショットタイマ３は、ロジックア
ナライザ（図示しない）の正常動作時において、再トリ
ガー信号ＲTrによってトリガーされタイムアップ設定時
間Ｔ後にトリガー信号Ｔr を発するが、タイムアップ設
定時間Ｔ経過前のｔ１時間経過後に再び再トリガー信号
ＲTrによってトリガーされるので、タイムアップ動作は
行なわれず、ロジックアナライザへのトリガー信号Ｔr
は発生しない。しかし、異常動作のきっかけである「起
源」(a) が生ずると、その後の入力信号（例えば、入力
１）が入力しなくなり、ＡＮＤ条件が成立せずＡＮＤ回
路２から再トリガー信号Ｔr が発生しないので、ワンシ
ョットタイマ３が最後の再トリガー信号RTr'の発生時点
からタイムアップ設定時間Ｔの経過後の時間(b) でタイ
ムアップ動作してトリガー信号Ｔr を発生し，ロジック
アナライザをトリガーする。
【００１２】なお、この回路はスイッチＳＷの切替並び
に各入力１，２・・Ｎの条件設定回路の条件設定を変え
ることにより従来のトリガー方式を採用することもでき
る。
に各入力１，２・・Ｎの条件設定回路の条件設定を変え
ることにより従来のトリガー方式を採用することもでき
る。
【００１３】
【発明の効果】図２から明らかなように、異常動作とな
るきっかけとなる「起源」が再トリガー信号Ｔr の周期
ｔ１以内の (a)時点で生じたとすると、最後の再トリガ
ー信号ＲＴr'からｔ１時間経過の僅かに遅れたＴ時間経
過後にトリガー信号Ｔr が発生されるので、起源 (a)か
らｔ２時間経過後に異常動作が表面化され、その時点
(c)でトリガー信号Ｔr が発生される従来のトリガー方
式に比べ異常動作のきっかけとなる「起源」(a) から僅
かに遅れる時点 (b)でトリガーされる本発明のトリガー
方式によれば、同一メモリ容量でトリガー時点 (b)より
以前の長い範囲の動作状態を調べることができる。特
に、再トリガー信号ＲTrの周期ｔ１に比べ、異常動作の
きっかけとなる「起源」(a)からその異常動作が表面化す
る(c) までの時間ｔ２が非常に長い（ｔ１《ｔ２）場合
は、従来のロジックアナライザでは異常動作の起源とな
る機器の動作状態は調査ができないこととなるが、本発
明は時間ｔ２の大きさに関係なく異常動作の起源となっ
た機器の動作状態を調査することができる。
るきっかけとなる「起源」が再トリガー信号Ｔr の周期
ｔ１以内の (a)時点で生じたとすると、最後の再トリガ
ー信号ＲＴr'からｔ１時間経過の僅かに遅れたＴ時間経
過後にトリガー信号Ｔr が発生されるので、起源 (a)か
らｔ２時間経過後に異常動作が表面化され、その時点
(c)でトリガー信号Ｔr が発生される従来のトリガー方
式に比べ異常動作のきっかけとなる「起源」(a) から僅
かに遅れる時点 (b)でトリガーされる本発明のトリガー
方式によれば、同一メモリ容量でトリガー時点 (b)より
以前の長い範囲の動作状態を調べることができる。特
に、再トリガー信号ＲTrの周期ｔ１に比べ、異常動作の
きっかけとなる「起源」(a)からその異常動作が表面化す
る(c) までの時間ｔ２が非常に長い（ｔ１《ｔ２）場合
は、従来のロジックアナライザでは異常動作の起源とな
る機器の動作状態は調査ができないこととなるが、本発
明は時間ｔ２の大きさに関係なく異常動作の起源となっ
た機器の動作状態を調査することができる。
【図１】従来の基本のトリガー回路
【図２】本発明の基本のトリガー回路及び動作タイミン
グチャート
グチャート
Claims (1)
- 【請求項１】ロジックアナライザの複数個の入力信号の
レベル変化あるいは状態変化のＡＮＤ条件の成立によ
り、そのタイムアップ設定時間をロジックアナライザの
前記複数個の入力信号の入力周期より大きく設定したワ
ンッショットタイマを再トリガーし、該ワンッショット
タイマのタイムアップ時点をロジックアナライザのトリ
ガー時点とすることを特徴とするロジックアナライザの
トリガ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18195992A JPH0627149A (ja) | 1992-07-09 | 1992-07-09 | ロジックアナライザのトリガ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18195992A JPH0627149A (ja) | 1992-07-09 | 1992-07-09 | ロジックアナライザのトリガ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0627149A true JPH0627149A (ja) | 1994-02-04 |
Family
ID=16109864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18195992A Pending JPH0627149A (ja) | 1992-07-09 | 1992-07-09 | ロジックアナライザのトリガ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0627149A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004178500A (ja) * | 2002-11-29 | 2004-06-24 | Yaskawa Electric Corp | 通信データトレース装置 |
| JP2017201295A (ja) * | 2016-02-05 | 2017-11-09 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 試験測定装置及びトリガ生成方法 |
-
1992
- 1992-07-09 JP JP18195992A patent/JPH0627149A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004178500A (ja) * | 2002-11-29 | 2004-06-24 | Yaskawa Electric Corp | 通信データトレース装置 |
| JP2017201295A (ja) * | 2016-02-05 | 2017-11-09 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 試験測定装置及びトリガ生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0361908B2 (ja) | ||
| JPH0627149A (ja) | ロジックアナライザのトリガ方式 | |
| US6725309B1 (en) | Multistage interrupt controller for receiving a plurality of interrupt signals to generate a priority interrupt signal | |
| US6166574A (en) | Circuit for turning on and off a clock without a glitch | |
| JPS6361337A (ja) | 自動リセツト方法 | |
| JPS6329226B2 (ja) | ||
| US6892362B1 (en) | Hybrid state machine | |
| US6891421B2 (en) | Method and apparatus for on die clock shrink burst mode | |
| JPH0580174B2 (ja) | ||
| JP2719809B2 (ja) | 自走クロック内蔵型回路の出力特性テスト方法 | |
| SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
| SU1714610A1 (ru) | Устройство дл поиска дефектов дискретных блоков | |
| SU1108453A1 (ru) | Устройство дл функционально-динамического контрол логических схем | |
| Moldoveanu et al. | Modelling of synchronous sequential machines with time-delayed Petri nets | |
| JPH0590379U (ja) | ロジックアナライザ | |
| JPH03270508A (ja) | パルス検出回路 | |
| JPH0638209B2 (ja) | プログラマブルコントロ−ラ | |
| JPS63228336A (ja) | プロセツサの暴走防止回路 | |
| JPS6249936B2 (ja) | ||
| JPH0553000B2 (ja) | ||
| JPS617720A (ja) | スイツチ信号検出回路 | |
| JPS6222085A (ja) | テスト回路 | |
| JPH02159586A (ja) | テストモード指定回路 | |
| JPS60239830A (ja) | マイクロプログラム制御装置 | |
| JPH06131209A (ja) | 擬似エラー発生方式 |