JPH0728748Y2 - 警報表示信号検出方式 - Google Patents
警報表示信号検出方式Info
- Publication number
- JPH0728748Y2 JPH0728748Y2 JP1990091483U JP9148390U JPH0728748Y2 JP H0728748 Y2 JPH0728748 Y2 JP H0728748Y2 JP 1990091483 U JP1990091483 U JP 1990091483U JP 9148390 U JP9148390 U JP 9148390U JP H0728748 Y2 JPH0728748 Y2 JP H0728748Y2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- reset
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、警報表示信号（AIS:Alarm Indication Signa
l）検出方式に関し、特にディジタル伝送通信のAIS検出
方式に関する。
l）検出方式に関し、特にディジタル伝送通信のAIS検出
方式に関する。
ディジタル伝送通信における中間中継装置からAIS検出
方式は、端局中継装置の受信側で、同期のとれた中間中
継装置からの受信信号を６ビットコード毎に監視て、AI
Sコード（101010）を検出した時に１ビット分ハイレベ
ル出力となるAIS受信信号と、一定の電圧を保持するし
きい値との電圧を比較する比較器を用いる。
方式は、端局中継装置の受信側で、同期のとれた中間中
継装置からの受信信号を６ビットコード毎に監視て、AI
Sコード（101010）を検出した時に１ビット分ハイレベ
ル出力となるAIS受信信号と、一定の電圧を保持するし
きい値との電圧を比較する比較器を用いる。
このようなAIS検出方式の一例が第４図に示されてい
る。第４図の比較器41は、前述したAIS受信信号としき
い値を入力し、しきい値の電圧の方が低ければ「中間中
継装置AIS発出」障害表示を行う。また、これと逆に、
しきい値の電圧がAIS受信信号の電圧より高ければ、障
害表示を解除するという動作をしている。
る。第４図の比較器41は、前述したAIS受信信号としき
い値を入力し、しきい値の電圧の方が低ければ「中間中
継装置AIS発出」障害表示を行う。また、これと逆に、
しきい値の電圧がAIS受信信号の電圧より高ければ、障
害表示を解除するという動作をしている。
この従来の中間中継装置からのAIS検出方式では、比較
器を用いてアナログ的な処理を行っている。このため、
回路を構成するときに部品点数が増え、LSI化等のディ
ジタル的な処理が行えず、実装面積も大きくなる。
器を用いてアナログ的な処理を行っている。このため、
回路を構成するときに部品点数が増え、LSI化等のディ
ジタル的な処理が行えず、実装面積も大きくなる。
また、環境、特に温度の変化により、各素子の特性によ
って比較器の入力のしきい値が変動し、比較器本体も温
度変化によって特性が変化するために、定量的に誤検出
する確率、および、検出できない確率等を表すことがで
きなくなっている。
って比較器の入力のしきい値が変動し、比較器本体も温
度変化によって特性が変化するために、定量的に誤検出
する確率、および、検出できない確率等を表すことがで
きなくなっている。
さらに各素子の製造ロットによるバラツキ（誤差）によ
って、同じ素子を用いている同じ装置でも、厳密に比較
すると固体差が生じるというような様々な問題点があ
る。
って、同じ素子を用いている同じ装置でも、厳密に比較
すると固体差が生じるというような様々な問題点があ
る。
本考案の目的は、このような欠点を除去するために、回
路構成をディジタル化したAIS検出方式を提供すること
にある。
路構成をディジタル化したAIS検出方式を提供すること
にある。
上記目的を達成するために、本考案は、Ｄフリップフロ
ップの端子を一方のORゲートの一方の入力端に接続
し、ORゲートの出力端を、第１リセット式Ｄフリップフ
ロップ、第２リセット式Ｄフリップフロップ、第３リセ
ット式Ｄフリップフロップ、及び第４リセット式Ｄフリ
ップフロップのＣ端子に接続し、第１リセット式Ｄフリ
ップフロップのＱ端子を第２リセット式Ｄフリップフロ
ップのＤ端子に接続し、第２リセット式Ｄフリップフロ
ップのＱ端子を第３リセット式ＤフリップフロップのＤ
端子に接続し、第３リセット式ＤフリップフロップのＱ
端子を第４リセット式ＤフリップフロップのＤ端子に接
続し、第４リセット式ＤフリップフロップのＱ端子を第
１セットリセット式ＤフリップフロップのＤ端子に接続
し、第１セットリセット式ＤフリップフロップのＱ端子
を第２セットリセット式ＤフリップフロップのＤ端子及
び一方の４入力ANDゲートの第１入力端に接続し、第１
セットリセット式Ｄフリップフロップの端子を他方の
４入力ANDゲートの第１入力端に接続し、第２セットリ
セット式ＤフリップフロップのＱ端子を第３セットリセ
ット式ＤフリップフロップのＤ端子及び一方の４入力AN
Dゲートの第２入力端に接続し、第２セットリセット式
Ｄフリップフロップの端子を他方の４入力ANDゲート
の第２入力端に接続し、第３セットリセット式Ｄフリッ
プフロップのＱ端子を第４セットリセット式Ｄフリップ
フロップのＤ端子及び一方の４入力ANDゲートの第３入
力端に接続し、第３セットリセット式Ｄフリップフロッ
プの端子を他方の４入力ANDゲートの第３入力端に接
続し、第４セットリセット式ＤフリップフロップのＱ端
子を一方の４入力ANDゲートの第４入力端に接続し、第
４セットリセット式Ｄフリップフロップの端子を他方
の４入力ANDゲートの第４入力端に接続し、一方の４入
力ANDゲートの出力端をフリップフロップのＳ端子に接
続し、他方の４入力ANDゲートの出力端を他方のORゲー
トの一方の入力端に接続し、他方のORゲートの出力端を
フリップフロップのＲ端子に接続し、Ｄフリップフロッ
プのＤ端子に警報表示受信信号を入力し、Ｄフリップフ
ロップのＣ端子及び一方のORゲートの他方の入力端にク
ロックパルスを入力し、第１リセット式Ｄフリップフロ
ップ、第２リセット式Ｄフリップフロップ、第３リセッ
ト式Ｄフリップフロップ、及び、第４リセット式Ｄフリ
ップフロップのＲ端子にリセットパルスを入力し、第１
セットリセット式Ｄフリップフロップ、第２セットリセ
ット式Ｄフリップフロップ、第３セットリセット式Ｄフ
リップフロップ、及び、第４セットリセット式Ｄフリッ
プフロップのＣ端子に１マルチフレーム周期クロックパ
ルスを入力し、第１セットリセット式Ｄフリップフロッ
プ、第２セットリセット式Ｄフリップフロップ、第３セ
ットリセット式Ｄフリップフロップ、及び、第４セット
リセット式ＤフリップフロップのＲ端子並びに他方のOR
ゲートの他方の入力端に電源投入時にリセットパルスを
入力し、フリップフロップのＱ端子から障害発生表示信
号を出力するようにしたものである。
ップの端子を一方のORゲートの一方の入力端に接続
し、ORゲートの出力端を、第１リセット式Ｄフリップフ
ロップ、第２リセット式Ｄフリップフロップ、第３リセ
ット式Ｄフリップフロップ、及び第４リセット式Ｄフリ
ップフロップのＣ端子に接続し、第１リセット式Ｄフリ
ップフロップのＱ端子を第２リセット式Ｄフリップフロ
ップのＤ端子に接続し、第２リセット式Ｄフリップフロ
ップのＱ端子を第３リセット式ＤフリップフロップのＤ
端子に接続し、第３リセット式ＤフリップフロップのＱ
端子を第４リセット式ＤフリップフロップのＤ端子に接
続し、第４リセット式ＤフリップフロップのＱ端子を第
１セットリセット式ＤフリップフロップのＤ端子に接続
し、第１セットリセット式ＤフリップフロップのＱ端子
を第２セットリセット式ＤフリップフロップのＤ端子及
び一方の４入力ANDゲートの第１入力端に接続し、第１
セットリセット式Ｄフリップフロップの端子を他方の
４入力ANDゲートの第１入力端に接続し、第２セットリ
セット式ＤフリップフロップのＱ端子を第３セットリセ
ット式ＤフリップフロップのＤ端子及び一方の４入力AN
Dゲートの第２入力端に接続し、第２セットリセット式
Ｄフリップフロップの端子を他方の４入力ANDゲート
の第２入力端に接続し、第３セットリセット式Ｄフリッ
プフロップのＱ端子を第４セットリセット式Ｄフリップ
フロップのＤ端子及び一方の４入力ANDゲートの第３入
力端に接続し、第３セットリセット式Ｄフリップフロッ
プの端子を他方の４入力ANDゲートの第３入力端に接
続し、第４セットリセット式ＤフリップフロップのＱ端
子を一方の４入力ANDゲートの第４入力端に接続し、第
４セットリセット式Ｄフリップフロップの端子を他方
の４入力ANDゲートの第４入力端に接続し、一方の４入
力ANDゲートの出力端をフリップフロップのＳ端子に接
続し、他方の４入力ANDゲートの出力端を他方のORゲー
トの一方の入力端に接続し、他方のORゲートの出力端を
フリップフロップのＲ端子に接続し、Ｄフリップフロッ
プのＤ端子に警報表示受信信号を入力し、Ｄフリップフ
ロップのＣ端子及び一方のORゲートの他方の入力端にク
ロックパルスを入力し、第１リセット式Ｄフリップフロ
ップ、第２リセット式Ｄフリップフロップ、第３リセッ
ト式Ｄフリップフロップ、及び、第４リセット式Ｄフリ
ップフロップのＲ端子にリセットパルスを入力し、第１
セットリセット式Ｄフリップフロップ、第２セットリセ
ット式Ｄフリップフロップ、第３セットリセット式Ｄフ
リップフロップ、及び、第４セットリセット式Ｄフリッ
プフロップのＣ端子に１マルチフレーム周期クロックパ
ルスを入力し、第１セットリセット式Ｄフリップフロッ
プ、第２セットリセット式Ｄフリップフロップ、第３セ
ットリセット式Ｄフリップフロップ、及び、第４セット
リセット式ＤフリップフロップのＲ端子並びに他方のOR
ゲートの他方の入力端に電源投入時にリセットパルスを
入力し、フリップフロップのＱ端子から障害発生表示信
号を出力するようにしたものである。
次に、本考案の実施例について図面を参照して説明す
る。
る。
第１図は、本考案の一実施例を示すブロック図である。
第１図に示されるAIS検出方式は、AIS検出部10と、保護
回路部20とで構成されている。
第１図に示されるAIS検出方式は、AIS検出部10と、保護
回路部20とで構成されている。
このようなAIS検出方式のAIS検出部10は、ディジタル伝
送装置の受信側で受信信号を監視して、AISコード、例
えば（101010）を検出した時に１ビット分、ハイレベル
出力となるAIS受信信号と出力パルスが１マルチフレー
ム中５回のクロックであるタイミング信号と、１マルチ
フレーム中１ビットのリセットパルスとを入力としてい
る。そして、AIS検出部10は、１マルチフレーム中の一
定位置で数回、AIS受信信号を監視して、１マルチフレ
ーム中に規定回数以上、AIS受信信号を検出した時にAIS
検出信号を送出する。
送装置の受信側で受信信号を監視して、AISコード、例
えば（101010）を検出した時に１ビット分、ハイレベル
出力となるAIS受信信号と出力パルスが１マルチフレー
ム中５回のクロックであるタイミング信号と、１マルチ
フレーム中１ビットのリセットパルスとを入力としてい
る。そして、AIS検出部10は、１マルチフレーム中の一
定位置で数回、AIS受信信号を監視して、１マルチフレ
ーム中に規定回数以上、AIS受信信号を検出した時にAIS
検出信号を送出する。
このようなAIS検出部の一例が第２図に示されている。
第２図に示されるように、このAIS検出部は、Ｄフリッ
プフロップ11と、ORゲート12と、リセット式Ｄフリップ
フロップ13〜16とを備えている。
第２図に示されるように、このAIS検出部は、Ｄフリッ
プフロップ11と、ORゲート12と、リセット式Ｄフリップ
フロップ13〜16とを備えている。
Ｄフリップフロップ11においては、１マルチフレーム中
に５回選出されるクロックパルスで、AIS受信信号がAIS
受信状態（ハイレベル入力）であるかないか（ローレベ
ル入力）を判定している。ORゲート12においては、Ｄフ
リップフロップ11の判定結果がAIS受信状態であったと
き（Ｄフリップフロップ11の出力がローレベルのと
き）のみクロックパルスをリセット式Ｄフリップフロッ
プ13〜16へ送出する。なお、リセット式Ｄフリップフロ
ップ13のＤ入力はハイレベルに固定される。これらによ
り、リセット式Ｄフリップフロップ13〜16は、１マルチ
フレームに１回出力されるリセットパルス周期内に、４
回以上ORゲート12よりクロックパルスが送出された際
に、AIS検出信号（検出時の出力はハイレベル）を出力
する動作をする。
に５回選出されるクロックパルスで、AIS受信信号がAIS
受信状態（ハイレベル入力）であるかないか（ローレベ
ル入力）を判定している。ORゲート12においては、Ｄフ
リップフロップ11の判定結果がAIS受信状態であったと
き（Ｄフリップフロップ11の出力がローレベルのと
き）のみクロックパルスをリセット式Ｄフリップフロッ
プ13〜16へ送出する。なお、リセット式Ｄフリップフロ
ップ13のＤ入力はハイレベルに固定される。これらによ
り、リセット式Ｄフリップフロップ13〜16は、１マルチ
フレームに１回出力されるリセットパルス周期内に、４
回以上ORゲート12よりクロックパルスが送出された際
に、AIS検出信号（検出時の出力はハイレベル）を出力
する動作をする。
保護回路部20は、AIS検出信号をタイミング信号とリセ
ット信号とを入力としている。そして、数マルチフレー
ムを連続してAIS検出部10からのAIS検出信号が送出され
た時に、AIS検出を行う。また、これと逆に、数マルチ
フレーム連続してAIS検出部10からのAIS検出信号が送出
されない時に、AIS検出を解除する。
ット信号とを入力としている。そして、数マルチフレー
ムを連続してAIS検出部10からのAIS検出信号が送出され
た時に、AIS検出を行う。また、これと逆に、数マルチ
フレーム連続してAIS検出部10からのAIS検出信号が送出
されない時に、AIS検出を解除する。
このような保護回路部20の一例が第３図に示されてい
る。第３図に示されるように、この保護回路は、セット
リセット式Ｄフリップフロップ21〜24と４入力ANDゲー
ト25,26と、フリップフロップ27と、ORゲート28とを備
えている。
る。第３図に示されるように、この保護回路は、セット
リセット式Ｄフリップフロップ21〜24と４入力ANDゲー
ト25,26と、フリップフロップ27と、ORゲート28とを備
えている。
次に、本実施例の動作について説明する。
まず、AIS検出部10は、１マルチフレーム中５回送出さ
れるパルスをクロックとして用いて、AIS受信信号をラ
ッチする。そして、AIS受信信号がAISコード受信を示す
ハイレベルを１マルチフレーム中５回送出されるクロッ
クのうち４回以上ラッチされると、AIS検出信号（ハイ
レベル）として保護回路部20に送出する。また、１マル
チフレーム中に１ビットだけ決まった位置で出力される
リセットパルスを用いて、１マルチフレームに１回、リ
セット式Ｄフリップフロップ13〜16から成る４段シフト
レジスタに必ずリセットをかける。
れるパルスをクロックとして用いて、AIS受信信号をラ
ッチする。そして、AIS受信信号がAISコード受信を示す
ハイレベルを１マルチフレーム中５回送出されるクロッ
クのうち４回以上ラッチされると、AIS検出信号（ハイ
レベル）として保護回路部20に送出する。また、１マル
チフレーム中に１ビットだけ決まった位置で出力される
リセットパルスを用いて、１マルチフレームに１回、リ
セット式Ｄフリップフロップ13〜16から成る４段シフト
レジスタに必ずリセットをかける。
一方、保護回路部20に加えられる初期リセットパルス
は、電源立ち上げ時に出力を平常状態にするための電源
投入時リセットパルスである。保護回路部20は、AIS検
出部10より送出されるAIS検出信号を１マルチフレーム
周期のクロックパルスでラッチする。そして、保護回路
部20は、４回（４マルチフレーム）連続してAIS検出信
号がハイレベルの時に、セットリセット式フリップフロ
ップ21〜24をセットして、外部に「中間中継装置AIS発
出」の障害表示をする。また、これと逆に、４マルチフ
レーム連続してAIS検出信号がローレベルの時に、保護
回路部20は、セットリセット式フリップフロップ21〜24
をリセットして、障害表示を解除する。
は、電源立ち上げ時に出力を平常状態にするための電源
投入時リセットパルスである。保護回路部20は、AIS検
出部10より送出されるAIS検出信号を１マルチフレーム
周期のクロックパルスでラッチする。そして、保護回路
部20は、４回（４マルチフレーム）連続してAIS検出信
号がハイレベルの時に、セットリセット式フリップフロ
ップ21〜24をセットして、外部に「中間中継装置AIS発
出」の障害表示をする。また、これと逆に、４マルチフ
レーム連続してAIS検出信号がローレベルの時に、保護
回路部20は、セットリセット式フリップフロップ21〜24
をリセットして、障害表示を解除する。
なお、前述の途中の状態の時、セットリセット式フリッ
プフロップは状態を保持する。
プフロップは状態を保持する。
このように、本実施例は、ディジタル伝送装置の受信側
で、受信信号を監視して、AISコード（例えば101010）
を検出した時に１ビット分ハイレベル出力となるAIS受
信信号と、１マルチフレーム中の一定位置で数回AIS受
信信号を監視して、１マルチフレーム中に規定回数以上
AIS受信信号を検出した時にAIS検出信号を送出するAIS
検出部と、数マルチフレーム連続してAIS検出方式が送
出された時にAIS検出を行い、また、これと逆に数マル
チフレーム連続してAIS検出信号が送出されない時にAIS
検出を解除する保護回路部とを備えることを特徴とす
る。
で、受信信号を監視して、AISコード（例えば101010）
を検出した時に１ビット分ハイレベル出力となるAIS受
信信号と、１マルチフレーム中の一定位置で数回AIS受
信信号を監視して、１マルチフレーム中に規定回数以上
AIS受信信号を検出した時にAIS検出信号を送出するAIS
検出部と、数マルチフレーム連続してAIS検出方式が送
出された時にAIS検出を行い、また、これと逆に数マル
チフレーム連続してAIS検出信号が送出されない時にAIS
検出を解除する保護回路部とを備えることを特徴とす
る。
以上説明したように本考案は、検出部と保護回路部とを
有することにより、すべてディジタル化でき、また、LS
I化が可能となる。そして、部品点数が削減し、実装面
積が小さくなり、環境例えば温度の変化があっても、LS
Iの１チップ化されるために、バラツキがなくなり、製
造ロットが違っても、個体差が生じることがない。さら
に、すべてディジタル化が可能であるので、誤検出する
確率および検出できない確率等を定量的に表せるという
効果を有する。
有することにより、すべてディジタル化でき、また、LS
I化が可能となる。そして、部品点数が削減し、実装面
積が小さくなり、環境例えば温度の変化があっても、LS
Iの１チップ化されるために、バラツキがなくなり、製
造ロットが違っても、個体差が生じることがない。さら
に、すべてディジタル化が可能であるので、誤検出する
確率および検出できない確率等を定量的に表せるという
効果を有する。
第１図は、本考案の一実施例を示すブロック図、 第２図は、第１図のAIS検出部の一例を示す回路図、 第３図は、第１図の保護回路部の一例を示す回路図、 第４図は、従来のAIS検出方式の一定を示すブロック図
である。 10……AIS検出部 21……保護回路部
である。 10……AIS検出部 21……保護回路部
───────────────────────────────────────────────────── フロントページの続き (72)考案者 水野 真 東京都港区三田１丁目４番28号 三田国際 ビル 日本電気トランスミッションエンジ ニアリング株式会社内 (56)参考文献 特開 平１−316040（ＪＰ，Ａ) 特開 昭63−90236（ＪＰ，Ａ) 実開 昭62−71927（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】Ｄフリップフロップの端子を一方のORゲ
ートの一方の入力端に接続し、ORゲートの出力端を、第
１リセット式Ｄフリップフロップ、第２リセット式Ｄフ
リップフロップ、第３リセット式Ｄフリップフロップ、
及び、第４リセット式ＤフリップフロップのＣ端子に接
続し、第１リセット式ＤフリップフロップのＱ端子を第
２リセット式ＤフリップフロップのＤ端子に接続し、第
２リセット式ＤフリップフロップのＱ端子を第３リセッ
ト式ＤフリップフロップのＤ端子に接続し、第３リセッ
ト式ＤフリップフロップのＱ端子を第４リセット式Ｄフ
リップフロップのＤ端子に接続し、第４リセット式Ｄフ
リップフロップのＱ端子を第１セットリセット式Ｄフリ
ップフロップのＤ端子に接続し、第１セットリセット式
ＤフリップフロップのＱ端子を第２セットリセット式Ｄ
フリップフロップのＤ端子及び一方の４入力ANDゲート
の第１入力端に接続し、第１セットリセット式Ｄフリッ
プフロップの端子を他方の４入力ANDゲートの第１入
力端に接続し、第２セットリセット式Ｄフリップフロッ
プのＱ端子を第３セットリセット式Ｄフリップフロップ
のＤ端子及び一方の４入力ANDゲートの第２入力端に接
続し、第２セットリセット式Ｄフリップフロップの端
子を他方の４入力ANDゲートの第２入力端に接続し、第
３セットリセット式ＤフリップフロップのＱ端子を第４
セットリセット式ＤフリップフロップのＤ端子及び一方
の４入力ANDゲートの第３入力端に接続し、第３セット
リセット式Ｄフリップフロップの端子を他方の４入力
ANDゲートの第３入力端に接続し、第４セットリセット
式ＤフリップフロップのＱ端子を一方の４入力ANDゲー
トの第４入力端に接続し、第４セットリセット式Ｄフリ
ップフロップの端子を他方の４入力ANDゲートの第４
入力端に接続し、一方の４入力ANDゲートの出力端をフ
リップフロップのＳ端子に接続し、他方の４入力ANDゲ
ートの出力端を他方のORゲートの一方の入力端に接続
し、他方のORゲートの出力端をフリップフロップのＲ端
子に接続し、ＤフリップフロップのＤ端子に警報表示受
信信号を入力し、ＤフリップフロップのＣ端子及び一方
のORゲートの他方の入力端にクロックパルスを入力し、
第１リセット式Ｄフリップフロップ、第２リセット式Ｄ
フリップフロップ、第３リセット式Ｄフリップフロッ
プ、及び、第４リセット式ＤフリップフロップのＲ端子
にリセットパルスを入力し、第１セットリセット式Ｄフ
リップフロップ、第２セットリセット式Ｄフリップフロ
ップ、第３セットリセット式Ｄフリップフロップ、及
び、第４セットリセット式ＤフリップフロップのＣ端子
に１マルチフレーム周期クロックパルスを入力し、第１
セットリセット式Ｄフリップフロップ、第２セットリセ
ット式Ｄフリップフロップ、第３セットリセット式Ｄフ
リップフロップ、及び、第４セットリセット式Ｄフリッ
プフロップのＲ端子並びに他方のORゲートの他方の入力
端に電源投入時にリセットパルスを入力し、フリップフ
ロップのＱ端子から障害発生表示信号を出力するように
したことを特徴とする警報表示信号検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990091483U JPH0728748Y2 (ja) | 1990-08-30 | 1990-08-30 | 警報表示信号検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990091483U JPH0728748Y2 (ja) | 1990-08-30 | 1990-08-30 | 警報表示信号検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0448738U JPH0448738U (ja) | 1992-04-24 |
| JPH0728748Y2 true JPH0728748Y2 (ja) | 1995-06-28 |
Family
ID=31827159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990091483U Expired - Lifetime JPH0728748Y2 (ja) | 1990-08-30 | 1990-08-30 | 警報表示信号検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728748Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4165981B2 (ja) * | 1999-03-19 | 2008-10-15 | 富士電機ホールディングス株式会社 | デュアルモード無線通信システム、及び警報無線システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390236A (ja) * | 1986-10-03 | 1988-04-21 | Nec Corp | 誤り率劣化警報回路 |
| JPH0666760B2 (ja) * | 1988-06-15 | 1994-08-24 | 日本電気株式会社 | 符号誤り検出回路 |
-
1990
- 1990-08-30 JP JP1990091483U patent/JPH0728748Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0448738U (ja) | 1992-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800562A (en) | Circuit and method for monitoring the quality of data in a data stream | |
| EP1237282B1 (en) | Circuit for the detection of clock signal period abnormalities | |
| JPH0728748Y2 (ja) | 警報表示信号検出方式 | |
| JPH01205237A (ja) | 同期機能不全検出 | |
| US6130619A (en) | Monitoring circuit for a communication device | |
| JP2606425B2 (ja) | 障害状態検出回路 | |
| JP2565886B2 (ja) | 情報伝送方法 | |
| JP2949945B2 (ja) | 伝送路切替回路 | |
| JP2692338B2 (ja) | 通信装置の障害検出装置 | |
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| JP2602404Y2 (ja) | カウンタ回路 | |
| JP2930083B2 (ja) | パラレル／シリアル変換回路 | |
| JPH0687565B2 (ja) | 平衡複流相互接続回線における信号障害検出方式 | |
| JPH0495426A (ja) | Ｃｒｃ誤り検出回路 | |
| JPH01296838A (ja) | 外部入力のノイズ信号検出装置 | |
| JPH0521466B2 (ja) | ||
| JPS63185137A (ja) | 同期検出回路 | |
| JPS6072355A (ja) | オンライン・オフライン検出方式 | |
| JPS58171176A (ja) | 静止画伝送装置用カメラ切換器 | |
| JPH05191236A (ja) | クロック断検出回路 | |
| JPH0564345A (ja) | デイジタル保護リレー装置 | |
| JPH0748736B2 (ja) | 信号伝送装置 | |
| JPS61236233A (ja) | 伝送系監視装置 | |
| JPS6359622B2 (ja) | ||
| JPS63116536A (ja) | デ−タ−通信装置 |